2021年西安电子科技大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年西安电子科技大学软件工程专业《计算机组成原理》科目期末
试卷A（有答案）
一、选择题
1、下列关于虚拟存储器的说法，错误的是（）。

A.虚拟存储器利用了局部性原理
B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度
C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度
D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享
2、下列存储器中，在工作期间需要周期性刷新的是（）。

A. SRAM
B. SDRAM
C.ROM
D. FLASH
3、在补码加减交替除法中，参加操作的数和商符分别是（）。

A.绝对值的补码在形成商值的过程中自动形成
B.补码在形成商值的过程中自动形成
C.补码由两数符号位“异或”形成
D.绝对值的补码由两数符号位“异或”形成
4、下列关于定点数原码一位乘算法的描述正确的是（）。

I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位
II.在原码一位乘算法过程中，所有移位均是算术移位操作
Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器
A.II，III C.只有III
B.只有Ⅲ D.全错
5、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。

A.2
B.3
C.4
D.5
6、在计数器定时查询方式下，正确的描述是（）。

A.总线设备的优先级可变
B.越靠近控制器的设备，优先级越高
C.各设备的优先级相等
D.对硬件电路故障敏感
7、下列关于总线说法中，正确的是（）
I.使用总线结构减少了信息传输量
II.使用总线的优点是数据信息和地址信息可以同时传送
III.使用总结结构可以提高信息的传输速度
IV.使用总线结构可以减少信息传输线的条数
A.I，II，III
B.II，III，IV
C.III，IV
D.只有I
8、计算机（）负责指令译码。

A.算术逻辑单元
B.控制单元（或者操作码译码器）
C.存储器电路
D.输入/输出译码电路
9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55s
B.60s
C.65 s
D.70s
10、微程序控制器中，机器指令与微指令的关系是（）。

A.一条机器指令由一条微指令来执行
B.一条机器指令由一段用微指令编成的微程序来解释执行
C.一段机器指令组成的程序可由一个微程序来执行
D.每一条微指令由一条机器指令来解释执行
11、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns，80ns、70ns和60ns，则该计算机的CPU时钟周期至
少是）（）。

A.90ns
B.80ns
C.70ns
D.60ns
12、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。

若当
前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；
若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。

A.05H，F2H
B.07H，F3 H
C.05H，F3H
D.07H，F2H
13、某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。

若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store指令中偏移量的取
值范围是（）。

A.-32768~+32767
B.-32767~+32768
C.-65536~+65535
D.-65535~+65536
14、在DMA传送方式中，发出DMA请求的是（）。

A.外部设备
B.DMA控制器
C.CPU
D.主存
15、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）
A.256MB
B.IMB
C.512KB
D.2MB
二、填空题
16、主存储器的性能指标主要是存储容量、存取时间、_______和_______
17、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满
足实际需求。

18、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______
19、按IEEE754标准，一个浮点数的阶码E的值等于指数的_________加上一个固定的
_________
20、多个用户共享主存时，系统应提供_______。

通常采用的方法是_______保护和_______
保护，并用硬件来实现。

21、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。

22、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

23、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。

24、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线
的下次，接管总线控制权。

25、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不
同用途的编码。

三、名词解释题
26、地址：
27、系统总线：
28、堆栈：
29、硬连线逻辑：
四、简答题
30、一个计算机系统中的总线，大致分为哪几类？
31、简述计算机控制器的功能和执行一条指令所需的步骤。

32、写出浮点数补码规格化形式。

当尾数出现什么形式时需要规格化？如何规格化？
33、在寄存器一寄存器型，寄存器一存储器型和存储器一存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？
五、计算题
34、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？
35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟
周期见表。

试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。

36、某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216
个字（按字寻址），Cache开始为空。

Cache存取时间为40ns；主存与Cache间传送8个字需要lus。

1）计算Cache地址中标记位数和块内地址位数。

2）程序首先访问主存单元20，21，22，…，45，然后重复访问主存单元28，29，30，…，45四次（假设没有命中Cache，将主存对应块一次全部读入Cache 中，且第一块从0开始计数），试计算Cache的命中率。

3）计算上述程序总的存取时间。

六、综合题
37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：1）不带符号数表示。

2）原码表示。

3）补码表示。

4）反码表示。

5）移码表示。

38、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假
设完成各部操作的时间依次为100ns，100ns，80ns，50ns。

试问：
1）流水线的操作周期应设计为多少？
2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分
析第2条指令要推迟多少时间进行才不会出错？
3）如果在硬件设计上加以改进，至少需要推迟多少时间？
39、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？
2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采用相对寻址、间接寻址、直接寻址。

试问：
①指令格式如何确定？各种寻址方式的有效地址如何形成？
②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。

参考答案
一、选择题
1、B
2、B
3、B
4、D
5、C
6、A
7、D
8、B
9、D
10、B
11、A
12、C
13、A
14、A
15、C
二、填空题
16、存储周期存储器带宽
17、存取时间存储周期存储器带宽
18、寄存器一寄存器型寄存器一存储器型
19、真值偏移量
20、存储保护存储区域访问方式
21、处理器指令和程序
22、cache 浮点存储
23、系统软件应用软件系统软件
24、优先级公平主方
25、输入编码内码字模码
三、名词解释题
26、地址：
给主存器中不同的存储位置指定的一个二进制编号。

27、系统总线：
指CPU、主存、I/O（通过I/0接口）各大部件之间的信息传输线。

按传输信息的不同，又分数据总线、地址总线和控制总线。

28、堆栈：
数据的写入写出不需要地址，按先进后出的顺序读取数据的存储区，
29、硬连线逻辑：
一种控制器逻辑，用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能。

四、简答题
30、答：（1）同一部件如CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。

（2）同一台计算机系统的各部件，如CPU、内存、通道和各类I/0接口间互相连接的总线，称为系统总线。

31、解析：控制器部件是计算机的五i大功能部件之一，其作用是向整机的每个部
件（包括控制器部件木身）提供协同运行所需要的控制信号。

计算机最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。

因此又可以说，计算机控制器的基本功能是依据当前正在执行的指令和它所处的执行步骤，形成（或称得到）并提供出在这一时，刻整机各部件要用到的控制信号。

执行一条指令，要经过读取指令、分析指令、执行指令3个阶段，控制器还要保证能按程序
中设定的指令运行次序，自动地连续执行指令序列。

32、解析：设浮点数尾数采用双符号位，当尾数呈现00.1×××…×或者
11.0×××…×时，即为补码规格化形式。

当尾数出现01.×××…×或10.××x…×时，需要右规一次，即尾数右移一位，阶码加1。

当尾数出现00.0×××…×或
11.1××x…x时，需要左规N次（N不定），尾数每左移一位，阶码减1，直到尾数
呈现规格化形式为止。

33、答：寄存器-寄存器型执行速度最快，存储器-存储器型执行速度最慢。

因为前者操作
数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄
存器所需时间长。

五、计算题
34、解析：
1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。

2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。

3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。

4）由于存储字长为24位，因此一次间接寻址的范围为224。

5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。

35、解：CPI即执行一条指令所需的时钟周期数。

本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故
CPl=1×60%+2×18%+4×12%+8×10%=2.24
MIPS即每秒执行百万条指令数。

已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故
MIPS=40/CPl=40/2.24≈17.9
程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，
故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s
36、解析：
1）Cache地址中块内地址位数为3位（23=8）。

由于采用的是全相联映射，因此除去块内地址剩下的就是标记位数。

主存的标记位数为16-3=13，故Cache
的标记位数为13位。

2）首先，每块包含8个字（也就是8个主存单元），先访问20号单元，如果Cache不命中（因为Cache开始时为空），那么Cache就调入包含此单元的块，此块包含20、21、22、23单元，当接下来访问21~23单元时都命中。

其次，访问24号单元时又不命中，以此类推。

当访问20、24、32、40号单元时，不命中。

也就是说，一共访问次数为26+18×4=98次，其中有4次不命中，Cache的命中率为
98−4
×100%=96%
98
3）已知Cache命中率、访问Cache的时间、主存与Cache交换块的时间，总的存取时间就很容易计算了，如下：
40ns×98+4×lμs=7920ns
有些考生认为答案应该是40ns×94+4×lμs =7760ms，因为有4次没有命中Cache，故没有存取操作，仅仅是对比了标记位而已，所以只需乘以94。

解释一下，如果Cache没有命中，则CPU将会去主存取数据，并且将数据从主存送往Cache，所以最终CPU还是得对Cache进行98次的存取。

六、综合题
37、解析：此题考查各种机器数的表示范围：
1）不带符号数表示范围：0~255。

2）原码表示：-127~+127。

3）补码表示：-128~+127。

4）反码表示：-127~+127。

5）移码表示：-128~+127。

38、解析：
1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns.
2）两条指令发生数据相关冲突的例子如下：
ADD R1，R2，R3（R2）+（R3）→R1
（将寄存器R2和R3的内容相加存储到寄存器RI）
SUB R4，R1，R5（R1）-（R5）→R4
（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）
分析如下：首先这两条指令发生写后读（RAW）相关。

两条指令在流水线中的执行情况见表。

ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆
（R1）。

本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1.ADD指令后写R1，因而发生数据冲突。

如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。

3）如果硬件上加以改进，则只延迟一个时钟周期即可（100ns）。

因为在ADD指令中，运算周期就已经将结果得到了，可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI，而不需要等到写回周期完成，见表。

39、32.解析：
1）指令字中一般有3种字段：操作码字段、寻址特征字段和地址码字段。

操作码字段指出机器完成某种操作（加、减、乘、除等），其位数取决于指令系统有多少种操作类型；寻址特征字段指出该指令以何种方式寻找操作数的有效地址，其位数取决于寻址方式的种类；地址码字段和寻址特征字段共同指出操作数或指令的有效地址，其位数与寻址范围有关。

2）首先指令字由操作码字段、寻址特征字段和地址码字段组成。

由于此指令系统能完成50种操作，因此操作码需要6位（25<50<26）。

由于此机器采用了相对寻址、间接寻址和直接寻址3种寻址方式，因此需要两位来确定寻址方式，剩下8位（16-6-2=8）为指令的地址字段，故指令格式为
寻址方式位可以这样来定义：
当寻址方式位为00时，可作为直接寻址，EA=A。

当寻址方式位为01时，可作为相对寻址，EA=（PC）+A。

当寻址方式位为10时，可作为间接寻址，EA=（A）。

由于上述指令格式中寻址方式位为11时没有使用，因此可以增加一种寻址方式。