数字钟的设计

数字钟的设计
摘要:
数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。

关键词:译码显示、计数器、频率发生器。

引言：
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的学习、工作、生活、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时即自动控制等各个领域。

尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分。

但是为了能更好的帮助自己将以前学过比较零散的数字电路的知识能狗有机的、系统的联系起来用于实际，培养综合分析、设计电路的能力，所以我选择了数字钟的设计。

一、数字钟的组成和基本工作原理
数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。

因此，一个基本的数字钟电路主要由五部分组成。

其整机框图如图1：
1、晶体振荡器
晶体振荡器的作用是产生时间标准信号。

数字钟的精度，主要取决于时间标准信号的频率及其稳定度。

因此，一般采用石英晶体振荡器经过分频得到这一信号。

也可以采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。

2、计数器
有了时间标准“秒”信号后，就可以根据60秒为1分、60分为1小时、24小时为一天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。

将这些计数器适当链接，就可以构成秒、分、时的计数，实现计时功能。

3、译码和数码显示电路
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。

显示器件选用LED七段数码管。

在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号。

4、校时电路
实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全（绝对）
准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。

因此，电路中就应该有校准时间功能的电路
5、报时电路
当数字钟显示整点时，应能报时。

要求当数字钟的“分”和“秒”计时器到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒钟内自动发出五声鸣叫，且前四声低，最后一声高，正好报整点。

二、设计任务书
1、设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24小时为一计时周
期。

当电路发生走时误差时，要求电路具有校时功能。

2、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。

三、设计步骤与方法
1、振荡电路
振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路。

为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用555定时器构成的多谐振荡器，见图2。

多谐振荡器的振荡频率可由式F0=1/T估算。

若选R1=R2=10K，要在输出端得到频率为1Hz的时钟信号，则C应选47UF。

调节电位器，即可调整秒信号。

CC7555单定时器的外部引线排列见图3示。

2、计数器
数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。

它们都可以用两个“二—十进制”计数器来实现。

六十进制计数器和二十四进制计数器均可由双BCD加法计数器CC4518组成。

CC4518计数器是最基本的同步计数器。

它可以在时钟脉冲正跳变或报负跳变时触发，如采用时钟上升沿触发，则信号从CP端输入，这时时钟EN端必须接高电平，若用时钟下降沿触发，则信号从EN端输入，但这时CP端必须接低电平。

R为异步清零端，高电平有效。

CC4518计数器的外部管脚排列如图4所示。

因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可以就可以构成六十进制或二十四进制计数器了。

选取CC4518和非门CC4511、采用反馈复位法构成的六十进制和二十四进制加法计数器电路分别见图5所示。

我们把计数器各功能端前标有“1”的叫“计数器1”，标有“2”的叫“计时器2”。

在这两个电路中，“计数器1”的控制脉冲均由CP端输入，因此1EN应接高电平；“计数器2”的控制脉冲均由EN端输入，因此2CP应接低电平。

接至2EN保证了地位十进制计数器向高位计数器提供触发信号。

图6将1Q
D
是同步十进制计数器的时序图。

由图6可以看出：当“计数器1”的状态由1001向0000转换时，1Q
D
（2EN）正好是一个下降沿，因此高位的计数器开始计数。

在图5中，将2Q
C 和2Q
B
相与后接至CR端，构成了六十进制计数器，在图5
中，将2Q
B 和1Q
C
相与后接至CR端构成了二十四进制计数器。

为了保证电路能可
靠地工作，在“秒”、“分”、“时”计数器反馈复位支路中，加了一个RS触发器，如图7所示（以六进制电路为例）。

将与非门组成的RS触发器的输出接至计数器的复位端，扩展了复位和进位信号的脉冲宽度，使其在本位可靠地复位的同时向高位提供了进位触发脉冲。

与非门选用四2输入与非门CC4011，其外部引线排列见图7。

3、译码显示电路
当数字钟的计数器在CP脉冲的作用下，按60秒为1分、60分为1小时、24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。

这就需要将计数器的状态进行译码并将其显示出来。

我们选用的计数器全部是二—十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。

每组（四个）输出的计数状态都按BCD代码以高低电平来表现。

因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。

译码显示电路选用BCD—7段锁存译码/驱动器CC4511。

七段显示数码管的外部引线排列见图8（a）、（b）。

现以60进制“秒”计数电路为例，将计数器、译码显示器和显示数码管连在一起，其电路示意图见图9.
4、校时电路
当时钟指示不准或停摆时，就需要校准时间（或称对表）。

校准的方法很多，常用的有“快速校时法”。

现在以“分计时器”的校时电路为例，简要说明它的校时原理，见图10。

与非门1，2构成的双稳态触发器，可以将1Hz的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。

两个信号中究竟选哪个送入由开关K 控制，它的工作过程是这样的：
当开关K置“B”端时，与非门1输出低电平，门2输出高电平。

“秒计数器
进位信号”通过门4和门5送至“分计数器的CP 端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K 置“A ”端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器的进位信号”，而门3将1Hz 的CP 信号通过门3和门5送至“分计时器”的CP 控制端，使“分计时器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B ”端，以达到校准时间的目的。

5、整点报时电路
数字钟整点报时是最基本的功能之一。

现在设计的电路要求在离整点差10秒时，每隔1秒钟鸣叫一次，每次持续时间为1秒，共响5次，前四次为低音500Hz ，最后一次为高音1000Hz 。

整点报时电路的电路原理图如图11所示。

整点报时电路主要由控制门电路和音响电路两部分组成。

1、控制门电路部分
由与非门1—8组成。

图中与非门1，3，5的输入信号Q 4,Q 3,Q 2,Q 1分别表示“分十位”、“分个位”、“秒十位”和“秒个位”的状态，下标中D,C,B,分别表示组成计时器的四个触发器的状态。

由图12可以看出：
Y 1=Q C4Q A4Q D3Q A3 Y 2 =Y 1Q C2Q A2
根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、57秒和59秒时各鸣叫一次。

当计数器计到59分50秒时，分、秒计数器的状态为：
Q D4Q C4Q B4Q A4=0101 (分十位)
Q D3Q C3Q B3Q A3=1001 （分个位）
Q D2Q C2Q B2Q A2=0101 （秒十位）
Q D1Q C1Q B1Q A1=0000 （秒个位） 要求音响电路工作，计数器状态的变化仅发生在59分50秒至59分59秒之间。

因此，只有秒个位的状态发生变化，而其它计数器的状态无须变化，所以可保持Q C4=Q A4=Q D3=Q A3=Q C2=Q A2=1不变。

将它们相与Y 2=Q C4Q A4Q D3Q A3Q C2Q A2=1。

将此信号作为与非门5.6的控制信号。

可见要使Y 5=1，在Y 2=1的情况下（即59分50秒不变的前提下）有以下两种情况：
（1）当1000Hz 信号输入时，应使Q D1Q A1的状态为1，即Q D1Q C1Q B1Q A1=1001,即59秒。

（2）当500Hz 信号输入时，应使 的状态为1，即Q D1=0、Q A1=1，我们把Q 1状态的真值表列于表12中。

由表13可以看出：Q D1＝0、Q A1=1的所有状态组合有四种，即0001、0011.0101、0111，它们分别表示51秒、53秒、55秒和57秒。

1、音响电路
音响电路采用射极输出器，推动8欧姆的喇叭，三极管基极串接1K 欧姆限流电阻，是为了防止电流过大损坏喇叭，集电极串接51欧姆限流电阻，三极管选用高频小功率管即可。

当Y 5端为高电平时，三极管T 导通，有电流流经喇叭，使之发出鸣叫声。

通过以上分析可知，当计时至59分51、53、55、57秒时，频率为500Hz 的信号通过喇叭，当计时至59分59秒时，频率为1000Hz 的信号通过喇叭，因而发出四低一高的声音，音响结束正好为59分60秒。

四、数字钟的整机电路图（附加）
五、电路元器件的选择
1、要求电路主要采用中规模CMOS 集成电路CC4000系列组成。

其主要为 CC4511芯片为6片、CC4518芯片为4片、CC7555芯片为1片、CC4011为8片即电阻10个。

电容为2片等。

2、电源电压为＋5V ―＋10V 。

六、总结
我做的设计是数字钟，通过对这个设计，大大提高了自己各方面的能力，例如对书本基础知识的掌握程度，对资料的查找方法，对自己知识面的扩展都有了相对的提高，但在这其中，也有自己茫然和不知所措的一面，当我决定做这个设计时，不知该从何下手，头脑中也一片空白，后来经过认真学习和总结，慢慢的有了初步的思路，再经查资料，思路越来越清晰，最后很顺利的把设计做完。

做这个数字钟的设计也是对我所学专业知识、技术、技能等各方面的一个总结。

由于个人能力有限，因此数字钟的设计还存在一些问题，也有很多不完善的地方。

但我懂得在以后的学习和工作过程中要全面考虑事情，不能急于求成。

灵活的应用自己所学的专业知识，认真思考和总结，在实际中应用，做到学以致用。

七、参考文献
1、阎石数字电子电路北京：中央广播电视大学出版社，1992
2、任为民电子技术基础课程设计指导北京：中央广播电视大学出版社，1992
3、实用电子电路手册北京：高等教育出版社，1992
4康华光《电子技术基础（数字部分）》，高等教育出版社
5、何书森何华斌《实用数字电路原理与设计速成》，福建科学技术出版社。