新2440slib.s注释

R1_iA EQU (1<<31)
R1_nF EQU (1<<30)
;void MMU_EnableICache(void)
EXPORT MMU_EnableICache
MMU_EnableICache
mrc p15,0,r0,c1,c0,0
orr r0,r0,#R1_I
;//W-bit[3]:禁止/使能写入缓冲，1使能
;//P-bit[4]:控制PROG32控制信号
;// 0 异常中断处理程序进入32地址的模式
;// 1 异常中断处理程序进入26地址的模式 不支持26位时返回1
;//D-bit[5]:对于向前兼容的26位地址的ARM处理器
;=====================================================================
;Interrupt, FIQ/IRQ disable
NOINT EQU 0xc0 ; 1100 0000
;Check if tasm.exe(armasm -16 ...@ADS 1.0) is used.
2440slib.s注释－－（转载）转载区之ARM 2009-10-06 23:46:02 阅读313 评论1 字号：大中小 订阅
;=====================================================================
; File Name : 2440slib.s
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;void MMU_DisableICache(void)
EXPORT MMU_DisableICache
MMU_DisableICache
mrc p15,0,r0,c1,c0,0
bic r0,r0,#R1_I
MOV_PC_LR
;//置位IRQ和FIQ控制位，禁止中断
;void WR_IF(int cpsrValue);
EXPORT WR_IF
WR_IF
;This function works only if the processor is in previliged mode.
mrc p15,0,r0,c1,c0,0
orr r0,r0,#R1_A
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;void MMU_DisableAlignFault(void)
EXPORT MMU_DisableAlignFault
MMU_DisableAlignFault
;//1、在使能MMU之前，要在内存中建立好页表，同时CP15中的各相关寄存器必须完成初始化。
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;//禁止/使能指令Cache
;void MMU_EnableDCache(void)
EXPORT MMU_EnableDCache
MMU_EnableDCache
mrc p15,0,r0,c1,c0,0
GBLL THUMBCODE
[ {CONFIG} = 16
THUMBCODE SETL {TRUE}
CODE32
|
THUMBCODE SETL {FALSE}
]
MACRO
MOV_PC_LR
[ THUMBCODE
msr cpsr_cxsf,r0
MOV_PC_LR
;//写CPSR
;void CLR_IF(void);
EXPORT CLR_IF
CLR_IF
;This function works only if the processor is in previliged mode.
mrs r0,cpsr
bic r0,r0,#NOINT
msr cpsr_cxsf,r0
MOV_PC_LR
;//清零IRQ和FIQ控制位，使能中断
;====================================
; MMU Cache/TLB/etc on/off functions //TLB--页表缓冲
;========================================
EXPORT SDRAMtest
SDRAMtest
ldr r0,=0x31000000 ;//#表示立即数寻址，但是LDR立即数是有限制的，
ldr Байду номын сангаас1,=0x80000 ;//只有部分可以，=是伪指令，表示先把这个数存
;// 1 选择big-endian
;//S-bit[8]:用于系统保护
;//R-bit[9]:用于ROM保护
;//F-bit[10]:由生产商定义
;//Z-bit[11]:对于支持跳转预测的ARM系统
;// 1 使能跳转预测功能
;// 0 禁止跳转预测功能
mrc p15,0,r0,c1,c0,0
bic r0,r0,#R1_M
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;//使能/禁止MMU
;//注意：使能/禁止MMU时
;//====================================================================================================
bx lr
|
mov pc,lr
]
MEND
AREA |C$$code|, CODE, READONLY
;========================================
;Workaround of problem between LCD and Framebuffer
mov r2,#0xf000000f ;//在某个空间然后再给，如果可以直接寻址就自动
;//设置，编译器自己搞定
LB2 str r2,[r0],#4
str r2,[r0],#4
bic r0,r0,#R1_C
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;//禁止/使能数据Cache
;void MMU_EnableAlignFault(void)
EXPORT MMU_EnableAlignFault
MMU_EnableAlignFault
;// 1 对于一些根据跳转地址的位[0]进行状态切换的指令，忽略[0]，不进行状态切换，保持和以前的ARM版本兼容
;//=====================================================
R1_I EQU (1<<12) ;//Cache分开时，1 使能指令Cache，0 禁止使能Cache
orr r0,r0,#R1_C
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;void MMU_DisableDCache(void)
EXPORT MMU_DisableDCache
MMU_DisableDCache
mrc p15,0,r0,c1,c0,0
MMU_EnableMMU
mrc p15,0,r0,c1,c0,0
orr r0,r0,#R1_M
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;void MMU_DisableMMU(void)
EXPORT MMU_DisableMMU
MMU_DisableMMU
; Function : S3C2440 (Assembly)
; Date : March 09, 2002
; Revision : Programming start (February 26,2002) -> SOP
; Revision : 03.11.2003 ver 0.0 Attatched for 2440
R1_C EQU (1<<2) ;//禁止/使能数据Cache或整个Cache，1使能 不含Cache返回0，不能禁止Cache返回1
R1_A EQU (1<<1) ;//是否支持内存访问时地址对齐检查系统，1使能
R1_M EQU (1) ;//禁止/使能MMU 1使能
;====================================
;//=============CP15协处理器MMU的C1功能================
;//M-bit[0]:禁止/使能MMU 1使能
;//A-bit[1]:是否支持内存访问时地址对齐检查系统，1使能
;//C-bit[2]:禁止/使能数据Cache或整个Cache，1使能 不含Cache返回0，不能禁止Cache返回1
;//RR-bit[14]:Cache的淘汰算法
;// 0 选择常规的淘汰算法，
;// 1 选择预测性的淘汰算法，如round-robin淘汰算法
;//L4-bit[15]:对于ARM版本5以上的处理器，用于兼容以前的ARM版本的功能
;// 0 保持当前ARM的正常的功能
mrc p15,0,r0,c1,c0,0
bic r0,r0,#R1_A
mcr p15,0,r0,c1,c0,0
MOV_PC_LR
;//使能/禁止存储器对齐功能