数字逻辑实验报告
西北工业大学数字逻辑实验报告(0123403034循环)

数字电路技术实验报告一、学号: 姓名: 日期:实验目的:(1).用数码显示管实现0.1.2.3.4.0.3.0.3.4;(2).用74LS90,5421BCD码实现模十计数;二、实验设备:(1).数字电路试验箱;(2).数字双踪示波器;(3).函数信号发生器;(4).集成电路: 74LS90;(5).集成电路: 74LS00;三、实验原理:计数是一种最简单的基本运算计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能同时兼有分频功能。
计数器按计数进制分为二进制计数器十进制计数器和任意进制计数器按计数单元中触发器所接收计数脉冲和翻转顺序分为异步计数器同步计数器按计数功能分有加法计数器减法计数器可逆双向计数器等。
异步清零2-5-10进制异步计数器74LS9074LS90是一块2-5-10进制异步计数器它由四个主从JK触发器和一些附加门电路组成其中一个触发器构成一位二进制计数器另三个触发器构成异步五进制计数器。
在74LS90计数器电路中设有专用置0端R01 R02和置9端S91 S92 当R1=R2=S1=S2=0时时钟从CP1引入Q0输出为二进制时钟从CP2引入Q3输出为五进制时钟从CP1引入Q0接CP2即二进制的输出与五进制的输入相连则Q3Q2Q1Q0输出为十进制8421BCD 码时钟从CP2引入而Q3接CP1即五进制的输出与二进制的输入相连Q0Q3Q2Q1输出为十进制5421BCD码。
74LS90管脚定义74LS00管脚定义74LS90功能表四、实验内容:(1).用74LS90实现0123403034 (2).用5421BCD实现计数;五、实验结果:(1).列出真值表;(2).画出卡诺图;(3).按化简结果连接图;(循环数字列表)(1).F8=0;.四变量卡诺图:F 2=Q .Q .Q .Q 1020;F 1=Q 1;(5).把F 8接地;F 4接Q3;F 2与相接Q .Q .Q .Q 1020;F 1与Q 1链接;六、心得体会:这次实验综合性较强, 主要考察了我们从实际问题中抽象出逻辑函数的能力。
数字逻辑实验报告金科

一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握常用数字逻辑门的功能和特性。
3. 学会使用数字逻辑电路设计简单功能电路。
4. 提高实验操作能力和分析问题、解决问题的能力。
二、实验器材1. 数字逻辑实验箱2. 逻辑门电路芯片3. 逻辑测试笔4. 连接线5. 逻辑分析仪6. 示波器三、实验原理数字逻辑是研究数字信号和数字系统的一门学科。
它主要研究数字电路的设计、分析和实现。
数字逻辑的基本元件包括逻辑门、触发器、寄存器等。
本实验主要涉及以下几种逻辑门:1. 与门(AND):只有当所有输入端都为高电平时,输出才为高电平。
2. 或门(OR):只要有一个输入端为高电平,输出就为高电平。
3. 非门(NOT):输入为高电平时,输出为低电平;输入为低电平时,输出为高电平。
4. 异或门(XOR):只有当两个输入端电平不同时,输出才为高电平。
四、实验内容1. 逻辑门功能测试(1)测试与门、或门、非门、异或门的功能。
(2)使用逻辑测试笔和逻辑门电路芯片,观察输入和输出之间的关系。
2. 组合逻辑电路设计(1)设计一个简单的组合逻辑电路,实现二进制加法功能。
(2)使用逻辑门电路芯片和连线,搭建电路。
(3)测试电路功能,验证其正确性。
3. 时序逻辑电路设计(1)设计一个简单的时序逻辑电路,实现计数功能。
(2)使用触发器、寄存器等时序逻辑元件,搭建电路。
(3)测试电路功能,验证其正确性。
五、实验步骤1. 准备工作(1)检查实验器材是否齐全,确保实验顺利进行。
(2)阅读实验指导书,了解实验原理和步骤。
2. 逻辑门功能测试(1)将逻辑门电路芯片插入实验箱。
(2)根据实验指导书,连接输入和输出端口。
(3)使用逻辑测试笔,观察输入和输出之间的关系。
3. 组合逻辑电路设计(1)根据设计要求,选择合适的逻辑门。
(2)使用连线,搭建组合逻辑电路。
(3)测试电路功能,验证其正确性。
4. 时序逻辑电路设计(1)根据设计要求,选择合适的时序逻辑元件。
国脉数字逻辑实验报告

一、实验目的1. 理解数字逻辑的基本概念和原理;2. 掌握常用数字逻辑门的功能和特性;3. 学会组合逻辑电路和时序逻辑电路的设计方法;4. 培养动手能力和实际操作能力。
二、实验内容1. 常用数字逻辑门实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验原理1. 数字逻辑门:数字逻辑门是构成数字电路的基本单元,主要包括与门、或门、非门、异或门、或非门、同或门等。
这些门电路具有不同的逻辑功能,可以根据需要组合成各种复杂的逻辑电路。
2. 组合逻辑电路:组合逻辑电路是由数字逻辑门组成的,其输出仅与当前输入有关,与电路历史状态无关。
常见的组合逻辑电路有编码器、译码器、加法器、乘法器等。
3. 时序逻辑电路:时序逻辑电路是由组合逻辑电路和存储器(如触发器)组成的,其输出不仅与当前输入有关,还与电路历史状态有关。
常见的时序逻辑电路有计数器、寄存器、移位寄存器等。
四、实验步骤1. 常用数字逻辑门实验(1)观察与门、或门、非门、异或门、或非门、同或门等逻辑门电路的输入输出关系;(2)根据实验要求,设计组合逻辑电路,并使用逻辑门实现;(3)测试电路,观察输入输出关系,验证电路功能。
2. 组合逻辑电路实验(1)设计编码器、译码器、加法器、乘法器等组合逻辑电路;(2)使用逻辑门实现电路,并连接到实验平台上;(3)测试电路,观察输入输出关系,验证电路功能。
3. 时序逻辑电路实验(1)设计计数器、寄存器、移位寄存器等时序逻辑电路;(2)使用逻辑门和触发器实现电路,并连接到实验平台上;(3)测试电路,观察输入输出关系,验证电路功能。
五、实验结果与分析1. 常用数字逻辑门实验通过观察和测试,验证了与门、或门、非门、异或门、或非门、同或门等逻辑门电路的输入输出关系,掌握了这些门电路的基本功能。
2. 组合逻辑电路实验通过设计、实现和测试编码器、译码器、加法器、乘法器等组合逻辑电路,掌握了组合逻辑电路的设计方法,提高了动手能力。
3. 时序逻辑电路实验通过设计、实现和测试计数器、寄存器、移位寄存器等时序逻辑电路,掌握了时序逻辑电路的设计方法,提高了实际操作能力。
数字逻辑实验报告

数字逻辑实验报告数字逻辑是一门关于数字电路与计算机硬件的专业学科,数学与电子学是数字逻辑的主要支撑学科。
数字逻辑实验则是数字逻辑课程中重要的一环,通过数字逻辑实验,学生们可以更加直观地了解数字电路的原理与构造,掌握数字逻辑设计和模拟的基本方法和技能。
在这次数字逻辑实验中,我们使用了FPGA平台和Verilog HDL编程语言进行数字电路的设计和模拟。
在实验中,我们以设计一个给定数码在七段显示器上输出的电路为例,具体实现方法如下。
首先,我们需要了解七段显示器的原理。
七段显示器是一种基于数码管工作原理的显示设备,它由七个LED元件(排列成了基本的数字“8”形状)和数码控制器组成。
每个LED元件可以显示数字“0”到“9”以及一些字母和特殊符号。
某个数字或字母在七段数码管上的显示是由对应的七段LED元件亮灭状态的组合来实现的。
接着,我们需要确定给定数字在七段显示器上显示的亮灭状态的对应表。
例如,数字“0”的亮灭状态可以表示为1111110,其中1表示亮,0表示灭。
通过查找资料或自行设计,我们可以获得数字0到9的显示亮灭状态的对应表。
然后,我们需要根据数字的输入和输出设计电路。
电路的输入是一个N位二进制数码,输出是控制七段数码管显示的亮灭状态。
我们可以使用Verilog HDL语言描述电路的模块,如下所示:```module seven_segment_display(input [N-1:0] num, output [6:0] seg);assign seg = {~num[3], num[2], num[1], ~(num[0] & num[2]), num[0] & num[1], ~(num[0] | num[1]), num[0] ^ num[1] ^ num[2]};endmodule```在这个Verilog HDL模块中,我们使用assign关键字将七段数码管的亮灭状态seg与输入num进行绑定。
数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言:数字逻辑是计算机科学中的基础知识,它研究的是数字信号的处理与传输。
在现代科技发展的背景下,数字逻辑的应用越来越广泛,涉及到计算机硬件、通信、电子设备等众多领域。
本实验旨在通过设计和实现数字逻辑电路,加深对数字逻辑的理解,并掌握数字逻辑实验的基本方法和技巧。
实验一:逻辑门电路设计与实现逻辑门是数字电路的基本组成单元,由与门、或门、非门等构成。
在本实验中,我们设计了一个4位全加器电路。
通过逻辑门的组合,实现了对两个4位二进制数的加法运算。
实验过程中,我们了解到逻辑门的工作原理,掌握了逻辑门的真值表和逻辑方程的编写方法。
实验二:多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路,它可以根据控制信号的不同,从多个输入信号中选择一个输出信号。
在本实验中,我们设计了一个4位2选1多路选择器电路。
通过对多路选择器的输入信号和控制信号的设置,实现了对不同输入信号的选择。
实验过程中,我们了解到多路选择器的工作原理,学会了多路选择器的真值表和逻辑方程的编写方法。
实验三:时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。
在本实验中,我们设计了一个简单的时序逻辑电路——D触发器。
通过对D触发器的输入信号和时钟信号的设置,实现了对输入信号的存储和传输。
实验过程中,我们了解到D触发器的工作原理,掌握了D触发器的真值表和逻辑方程的编写方法。
实验四:计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。
在本实验中,我们设计了一个4位二进制计数器电路。
通过对计数器的时钟信号和复位信号的设置,实现了对计数器的控制。
实验过程中,我们了解到计数器的工作原理,学会了计数器的真值表和逻辑方程的编写方法。
结论:通过本次实验,我们深入了解了数字逻辑的基本原理和应用方法。
通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路,我们掌握了数字逻辑实验的基本技巧,并加深了对数字逻辑的理解。
数字逻辑JK触发器实验报告.doc

数字逻辑JK触发器实验报告.doc
JK触发器实验报告
一、实验综述
本实验的目的是熟悉JK触发器,其中包括JK触发器的模型,以及JK触发器工作原理,以及如何利用JK触发器构成T型延迟线。
二、实验过程及结果
1、JK触发器模型
JK触发器是一种时序逻辑锁存器,也称为记忆器、单端锁存器或延时器,由两个输入J、K和一个输出Q共构成的三角型逻辑结构组成,且该触发器的输入J和K引脚可以为高电平或低电平。
2、JK触发器的工作原理
JK触发器以及其工作原理的机理可以归纳为:若J与K均为高电平时,Q变化,若J、K均为低电平时,Q不变化,若K为低电平,J为高电平时,Q变化,若K为高电平,J为
低电平时,Q变化。
3、如何利用JK触发器构成T型延迟线
本实验将JK触发器及时间开关利用起来,构成T型延时线,以实现对输入的按键信
号的定时操作,经过实验我们知道给定间隔时间后即可得到一段延时是输出与输入相同的
信号,定时作用,实现了定时控制。
三、实验结论
1、本实验通过理论分析及实验验证,熟悉了JK触发器的模型,以及JK触发器的工
作原理。
2、本实验搭建了一个T型延迟线,并验证了JK触发器可以实现定时操作,实现定时
控制。
四、实验总结
本实验通过JK触发器,理解了它的模型和工作原理,并将其用于搭建定时器,实现
定时控制,学到了JK触发器的理论知识和实际功能。
本实验也为今后更深入的探索和学
习预备了良好的基础。
数字逻辑实验报告至诚

一、实验名称数字逻辑实验二、实验目的1. 理解和掌握数字逻辑的基本概念和基本电路。
2. 学会使用逻辑门进行逻辑运算。
3. 掌握组合逻辑电路的设计方法。
4. 通过实验加深对数字逻辑理论知识的理解。
三、实验原理数字逻辑是研究数字信号及其处理的理论,主要内容包括逻辑门、组合逻辑电路、时序逻辑电路等。
本实验主要围绕组合逻辑电路展开,通过实验加深对组合逻辑电路的理解。
四、实验仪器及材料1. 数字逻辑实验箱2. 逻辑门芯片(如74LS00、74LS04等)3. 逻辑开关4. 逻辑灯5. 逻辑测试笔6. 连接线7. 实验指导书五、实验内容及步骤1. 组合逻辑电路的设计与验证(1)设计一个简单的组合逻辑电路,如异或门、与门、或门等。
(2)根据设计要求,选择合适的逻辑门芯片。
(3)将逻辑门芯片插入实验箱,连接输入端和输出端。
(4)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。
2. 译码器和数据选择器的设计与验证(1)设计一个译码器,将输入的二进制信号转换为输出信号。
(2)设计一个数据选择器,根据输入信号选择相应的输出信号。
(3)根据设计要求,选择合适的译码器和数据选择器芯片。
(4)将芯片插入实验箱,连接输入端和输出端。
(5)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。
3. 组合逻辑电路的应用(1)设计一个交通灯控制器,控制红、黄、绿三个信号灯的亮灭。
(2)设计一个密码锁,输入正确的密码后,输出信号使门锁打开。
(3)根据设计要求,选择合适的逻辑门芯片。
(4)将芯片插入实验箱,连接输入端和输出端。
(5)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。
六、实验结果与分析1. 组合逻辑电路的设计与验证通过实验,成功设计并验证了异或门、与门、或门等基本组合逻辑电路。
在实验过程中,了解了逻辑门的工作原理,掌握了组合逻辑电路的设计方法。
2. 译码器和数据选择器的设计与验证成功设计并验证了译码器和数据选择器电路。
数字逻辑综合实验报告

一、实验目的本次实验旨在通过实际操作,加深对数字逻辑基本原理和设计方法的理解,提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务,使学生掌握以下技能:1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分:1. 组合逻辑电路设计:设计一个四位加法器,并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计:设计一个简单的计数器,并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用:设计一个简单的数字信号处理器,实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计(1)分析题目要求,确定设计目标和输入输出关系。
(2)根据输入输出关系,设计四位加法器的逻辑电路。
(3)使用Logisim软件搭建电路,并设置输入信号。
(4)观察仿真结果,验证电路功能是否正确。
2. 时序逻辑电路设计(1)分析题目要求,确定设计目标和状态转移图。
(2)使用Verilog语言描述计数器电路,包括模块定义、输入输出定义、状态定义和状态转移逻辑。
(3)使用仿真软件进行测试,观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用(1)分析题目要求,确定设计目标和功能模块。
(2)设计数字信号处理器电路,包括算术运算单元、控制单元和存储单元等。
(3)使用仿真软件进行测试,验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果:通过仿真测试,四位加法器电路功能正常,能够实现两个四位二进制数的加法运算。
分析:在设计过程中,遵循了组合逻辑电路设计的基本原则,确保了电路的正确性。
2. 时序逻辑电路设计实验结果:通过仿真测试,计数器电路功能正常,能够实现从0到9的计数功能。
分析:在设计过程中,正确描述了状态转移图,并使用Verilog语言实现了电路的功能。
数字逻辑实验报告结论

本次数字逻辑实验旨在通过实际操作,加深对数字逻辑基本原理和电路设计的理解,掌握数字逻辑电路的基本分析方法,提高动手能力和创新意识。
二、实验内容本次实验主要包括以下内容:1. 逻辑门电路实验:观察逻辑门电路的逻辑功能,验证其真值表。
2. 组合逻辑电路实验:设计并搭建组合逻辑电路,验证其逻辑功能。
3. 时序逻辑电路实验:设计并搭建时序逻辑电路,验证其逻辑功能。
4. 数值电路实验:设计并搭建数值电路,验证其逻辑功能。
三、实验结果与分析1. 逻辑门电路实验实验结果表明,逻辑门电路具有确定的逻辑功能,其输出信号与输入信号之间具有明确的逻辑关系。
在实验过程中,我们观察到了各种逻辑门电路(如与门、或门、非门、异或门等)的输出波形,验证了其真值表。
2. 组合逻辑电路实验实验结果表明,组合逻辑电路的输出信号仅与当前输入信号有关,与电路的历史状态无关。
在实验过程中,我们设计并搭建了各种组合逻辑电路(如全加器、译码器、编码器等),验证了其逻辑功能。
3. 时序逻辑电路实验实验结果表明,时序逻辑电路的输出信号不仅与当前输入信号有关,还与电路的历史状态有关。
在实验过程中,我们设计并搭建了各种时序逻辑电路(如触发器、计数器、寄存器等),验证了其逻辑功能。
4. 数值电路实验实验结果表明,数值电路在完成数值运算时,能够保证运算结果的正确性。
在实验过程中,我们设计并搭建了各种数值电路(如加减法器、乘法器、除法器等),验证了其逻辑功能。
1. 数字逻辑电路的基本原理是清晰的,通过实验操作可以加深对基本原理的理解。
2. 数字逻辑电路的设计方法具有实用性,可以应用于实际电路的设计。
3. 实验过程中,我们掌握了数字逻辑电路的基本分析方法,提高了动手能力和创新意识。
4. 本次实验为我们提供了宝贵的实践机会,有助于我们更好地理解数字逻辑课程内容,为后续课程的学习打下坚实基础。
五、实验建议1. 在实验过程中,应注重实验步骤的规范性,确保实验结果的准确性。
数字逻辑实验报告

数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现,加深对数字逻辑电路原理的理解,并通过实际操作提高动手能力和解决问题的能力。
在本次实验中,我们将学习数字逻辑实验的基本原理和方法,掌握数字逻辑实验的设计与调试技巧,提高实验操作的熟练程度。
首先,我们进行了数字逻辑实验的准备工作,包括熟悉实验设备和器材的使用方法,了解实验电路的基本原理和设计要求。
在实验过程中,我们按照实验指导书上的要求,逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中,我们遇到了一些问题,但通过分析问题的原因并进行逐步排除,最终成功完成了实验。
其次,我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备,我们对搭建好的数字逻辑电路进行了测试,验证了实验电路的正确性和稳定性。
在测试过程中,我们发现了一些问题,但通过仔细观察和分析,最终找到了解决问题的方法,并取得了满意的测试结果。
最后,我们总结了本次实验的经验和教训。
通过本次实验,我们深刻理解了数字逻辑电路的原理和实现方法,提高了实验操作的技能和水平,增强了动手能力和解决问题的能力。
在今后的学习和工作中,我们将继续努力,不断提高自己的专业能力和实践能力,为将来的发展打下坚实的基础。
通过本次实验,我们对数字逻辑实验有了更深入的了解,对数字逻辑电路的设计和实现有了更加丰富的经验,相信在今后的学习和工作中,我们能够更加熟练地运用数字逻辑知识,为实际工程问题的解决提供有力的支持。
总之,本次实验不仅增强了我们对数字逻辑实验的理解和掌握,也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践,我们能够不断提高自己的专业水平,为将来的发展打下坚实的基础。
数字逻辑实验报告百度文库

竭诚为您提供优质文档/双击可除数字逻辑实验报告百度文库篇一:数字逻辑实验报告哈尔滨师范大学数字逻辑实验报告姓名:学号:年级:班级:专业:学期:计算机科学与信息工程学院实验报告学生姓名:学号:指导教师:实验1基本门电路的功能和特性及组合逻辑电路实验【实验名称】基本门电路的功能和特性及组合逻辑电路实验【实验学时】4学时【实验目的】掌握常用集成门电路的逻辑功能与特性掌握各种门电路的逻辑符号了解集成电路的外引线排列及其使用方法学习组合逻辑电路的设计及测试方法【实验内容】部分TTL门电路逻辑功能验证组合逻辑设计之全加器或全减器【实验设备】数字逻辑实验箱双踪示波器(记录波形时,应注意输入、输出波形的时间相位关系,在座标中上下对齐。
)集成电路:7400、7404、7432、7486【实验步骤】1)在实验箱上插入相应的门电路,并把输入端接实验箱的逻辑开关,输出端接发光二极管,接好电源正负极,即可进行逻辑特性验证实验。
将其逻辑特性制成表格。
2)用7400连接的电路如图1.1所示,其中m端输入hZ 级的连续脉冲,n端输入KhZ级的连续脉冲,x和Y接逻辑开关,在xY的四种输入组合下,用示波器观测A、b及F点的波形,并记录下来,写出F=f(m、n、x、Y)的逻辑表达式。
3)实验电路如图1.2所示,在x端加入KhZ级的数字信号,逻辑开关Ab为00、01、10、11四种组合下,用示波器观察输入输出波形,解释Ab对信号的控制作用。
4)用7486和7400搭出全加器或全减器电路,画出其电路图,并按照其真值表输入不同的逻辑电平信号,观察输出结果和进位/借位电平,记录下来。
思考题:第二题用7486和7400设计一个可控制的半加/半减电路,控制端x=0时,为半加器,x=1时为半减器。
搭出电路并验证其运算是否正确。
【实验原理】1)组合逻辑电路的分析:对已给定的组合逻辑电路分析其逻辑功能。
步骤:(1)由给定的组合逻辑电路写函数式;(2)对函数式进行化简或变换;(3)根据最简式列真值表;(4)确认逻辑功能。
数字逻辑实验报告(完整)一套

数字逻辑电路实验一、实验目的1.初步了解TDS-4数字系统综合实验平台、数字万用表UT56的使用方法。
2.熟悉TTL中小规模集成电路的外型、管脚和使用方法。
3.掌握TTL与非门和异或门输入输出之间的逻辑关系及输入输出逻辑电平值。
二、实验器件、仪器和设备1.4双输入与非门74LS00 1片2.4异或门74LS86 1片3.4双输入与非门74LS20 1片4.4-2-3-2输入与或非门74LS64 1片5.数字万用表UT56 1台6.PC机(数字信号显示仪)1台7 .TDS-4数字系统综合实验平台芯片引脚图三、实验步骤和测试分析1.初步了解TDS-4数字系统综合实验平台①学习数字万用表UT56的正确使用方法。
②利用数字万用表直流电压挡、实验平台LED指示灯及逻辑测试笔,弄清TDS-4数字系统综合实验平台为我们提高的电源端+5V、接地点,弄懂信号源逻辑电平开关K0~K11、2路单脉冲信号源功能及使用方法。
2.测试逻辑门的逻辑功能①测试4双输入与非门74LS00中至少一个与非门的逻辑功能。
②测试4双输入异或门74LS86异或门的逻辑功能。
测试方法和结果记录方式如①要求。
4输入与非门测试表格双4输入与非门(附加)4异或门测试表格3.进一步了解TDS-4数字系统综合实验平台①学习实验平台提供的数字信号显示仪使用方法,并利用其观察实验平台提供的所有固定频率时钟源12MHz、6MHz、3MHz、2MHz、1MHz、500KHz、100KHz共7 种频率的方波的波形图,并记录3MHz、2MHz、1MHz三种频率的方波的波形图。
②利用数字信号显示仪,观测与非门和异或门的控制特性。
观测方法如测试原理图所示,记录输入、输出波形,并对波形进行分析。
分析芯片是否满足所应有的逻辑功能,判断芯片好坏。
通过上图的测试数据及波形照片,可以得出芯片满足所应有的逻辑功能,即所使用的74LS00为正常芯片。
4. 用与非门芯片实现逻辑功能(二选一)①用74LS20实现逻辑功能,并测试验证。
数字逻辑入门实验报告

一、实验目的1. 理解数字逻辑的基本概念和原理。
2. 掌握基本的数字逻辑电路及其功能。
3. 培养动手能力和实际操作技能。
4. 学会使用实验设备进行数字逻辑电路的搭建和测试。
二、实验环境1. 实验设备:数字逻辑实验箱、数字万用表、示波器、逻辑分析仪等。
2. 实验软件:Multisim、Logisim等数字电路仿真软件。
三、实验内容1. 基本逻辑门电路实验a. 与门、或门、非门、与非门、或非门、异或门、同或门的搭建与测试。
b. 逻辑门电路组合实验,如半加器、全加器、译码器、编码器等。
2. 时序逻辑电路实验a. 基本触发器(D触发器、JK触发器、SR触发器)的搭建与测试。
b. 时序逻辑电路组合实验,如计数器、寄存器、顺序控制器等。
3. 组合逻辑电路实验a. 逻辑函数的化简与实现。
b. 逻辑电路的优化设计。
4. 时序逻辑电路实验a. 计数器的设计与实现。
b. 寄存器的应用与实现。
四、实验步骤1. 实验一:基本逻辑门电路实验a. 搭建与门、或门、非门、与非门、或非门、异或门、同或门电路。
b. 使用示波器观察输入、输出波形,验证电路功能。
c. 使用逻辑分析仪分析电路逻辑关系。
2. 实验二:时序逻辑电路实验a. 搭建D触发器、JK触发器、SR触发器电路。
b. 使用示波器观察触发器的输入、输出波形,验证电路功能。
c. 搭建计数器、寄存器、顺序控制器电路,观察电路功能。
3. 实验三:组合逻辑电路实验a. 使用真值表化简逻辑函数。
b. 设计逻辑电路,实现化简后的逻辑函数。
c. 使用示波器观察电路输入、输出波形,验证电路功能。
4. 实验四:时序逻辑电路实验a. 设计计数器电路,实现特定计数功能。
b. 设计寄存器电路,实现数据存储功能。
c. 使用示波器观察电路输入、输出波形,验证电路功能。
五、实验结果与分析1. 实验一:成功搭建了基本逻辑门电路,验证了电路功能。
2. 实验二:成功搭建了时序逻辑电路,验证了电路功能。
3. 实验三:成功实现了逻辑函数的化简与电路设计,验证了电路功能。
电子科技大学_数字逻辑综合实验_4个实验报告_doc版

电子科技大学计算机学院标准实验报告(实验)课程名称数字逻辑综合实验xxx20160xxxxxxxxx电子科技大学教务处制表电子科技大学实验报告 1学生姓名:xxx 学号:指导教师:吉家成米源王华一、实验项目名称:中小规模组合逻辑设计二、实验目的:1.掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2.掌握常有逻辑门电路的引脚排列及其使用方法。
3.采用中小规模逻辑门进行组合逻辑设计,掌握组合逻辑的设计方法。
三、实验内容:1.逻辑输入采用实验箱的K1-K11,逻辑输出接L1-L10。
测试实验箱上的HD74LS04P(非门)、SN74LS32N(或门)、SN74LS00N(与非门)、SN74HC86N(异或门)、SN74HC153(数据选择器、多路复用器)的逻辑功能。
2.采用小规模逻辑器件设计一位数据比较器:设一位数据比较器的输入为A、B,比较A>B,A=B,A<B,输出三个比较结果,输出采用低电平有效。
3.分别用小规模和中规模逻辑器件设计3输入多数表决器:设输入为A、B、C,当三个输入有两个或两个以上同意时,输出结果为同意,输入、输出的同意均为高电平有效。
四、实验原理:1.一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示,74LS04(非门、反相器)的逻辑符号和引脚排列如下图所示。
图1 74LS04的逻辑符号和引脚排列2.74LS32(或门)的逻辑符号、引脚排列如下图所示。
图2 74LS32的逻辑符号和引脚排列输入输出YA BL L LL H HH L HH H H3.74LS00输入输出YA BL L HL H HH L HH H L图3 74LS00逻辑符号和引脚排列4.一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示,74HC86(异或门)的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能输入输出YA BL L LL H HH L HH H L图4 74HC86逻辑符号和引脚排列5.74HC153芯片上有两个4选1数据选择器。
数字逻辑实验报告

数字逻辑实验报告实验一 3-8译码器设计一、实验目的1.通过一个简单的 3-8 译码器的设计, 让学生掌握用原理图描述组合逻辑电路的设计方法。
2.掌握组合逻辑电路的软件仿真方法。
二.填写表格(亮或暗)(2)三. EDA平台下用原理图输入法设计组合电路的步骤。
(3)(1)在QuartusⅡ主界面下选择File->New命令, 然后选择Other File选项卡, 从中选择Vector Waveform File,建立一个空的波形编辑器窗口, 将此波形文件保存, 并勾选add file current project。
(4)在Name区域的对话框中单击Node Finder按钮。
(5)进行选择和设置, 完成节点添加。
(6)选择Edit->End Time命令, 将其设置为1.0us。
使用波形编辑器工具条编辑输入节点A,B,C的波形。
为节点A,B,C分别赋予周期为200ns,400ns,800ns的时钟波形, 初始电平为“0”。
然后通过View->Fit in Window显示输入波形全貌。
执行Tools->Simulator Tool命令, 进行设置, 单击Start进行仿真。
观察仿真结果, 检查是否与设计相符合。
四. 在仿真过程中, 为何设置A, B,C分别为周期为200ns,400ns,800ns的时钟信号?答: 将其周期设置成一定比例, 在仿真结果中便于观察与比较波形。
五.时序仿真波形中, 输出波形与输入波形是否同步变化?如何解释输出波形中存在的毛刺?答: 不是同步变化的。
输出波形中存在的毛刺是组合逻辑电路中的冒险现象, 主要是由于门电路的延迟时间产生的。
请总结实验中出现的问题, 你是如何解决的?答: (1)问题: 在为译码器的元件的管脚上添加连线时, 由于连接的线较多, 出现了线连接出错, 导致电路编译出错。
解决: 根据编译的提示找出了连接出错的地方, 然后重新连接再编译。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
肇庆学院计算机学院软件学院数字逻辑实验报告专业班级学号学生姓名指导教师连晋平完成时间目录实验一基本门电路实验 (1)1.1预习内容 (1)1.2目的要求 (1)1.3实验仪器及材料 (1)1.4实验内容 (1)1.5实验体会及问题解答 (3)实验二组合逻辑电路实验 (3)2.1预习内容 (3)2.2目的要求 (4)2.3实验仪器及材料 (4)2.4实验内容 (4)2.5实验体会及问题解答 (5)实验三基本RS触发器和D触发器 (5)3.1预习内容 (5)3.2目的要求 (5)3.3实验仪器及材料 (5)3.4实验内容 (6)3.5实验体会及问题解答 (6)实验四计数器及其应用 (7)4.1预习内容 (7)4.2目的要求 (7)4.3实验仪器及材料 (7)4.4实验内容 (7)4.5实验体会及问题解答 (9)实验一基本门电路实验1.1预习内容1.复习门电路工作原理及相应逻辑表达式2.熟悉所用集成电路的引线位置及各引线用途1.2目的要求1.熟悉门电路逻辑功能2.熟悉数字电路教学实验系统板1.3实验仪器及材料1.数字电路教学实验系统板2.器件74LS00 二输入端四与非门 1 片74LS32 二输入端四或门 1 片74LS86 二输入端四异或门 1 片3.导线若干1.4实验内容实验前按数字电路教学实验系统板使用说明先检查实验系统板电源是否正常。
然后选择实验用的集成电路,按自己设计的实验接线图接好连线,特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电实验。
1.测试或门电路的逻辑功能(1).选用二输入端四或门74LS32一只,插入面包板,按图1.1接线,输入端接D1、D2(电平开关输入插口),输出端接电平显示发光二极管L1。
(2).将电平开关按表1.1置位,分别测出电压及逻辑状态。
(3).将表中结果和“或门”的真值表对比,判断是否实现了“或”逻辑功能。
2.异或门逻辑功能测试 (1).选二输入四异或门电路74LS86一只,插入面包板,按图1.2接线,输入端接D1、D2(电平开关输入插口),输出端接 电平显示发光二极管L1。
图1.2(2).将电平开关按表1.2置位,将结果填入表中。
表1.2(3).将表中结果和“异或门”的真值表对比,判断是否实现了“异或”逻辑功能。
3. “异或”逻辑函数的“与非”门实现 (1).将“异或”逻辑函数转成“与非”表达式。
B AB A AB B A B A B A B A F ⋅=⋅=+=(2).选二输入四与非门电路74LS00一只,插入面包板,按图1.3接线,输入端接D1、D2(电平开关输入插口),输出端接电平显示发光二极管L1。
将电平开关按表1.3置位,将结果填入表中。
图1.3(3).将表1.3中结果和表1.2中“异或门”的真值表对比,判断是否实现了“异或”逻辑功能。
表1.31.5实验体会及问题解答1.按各步骤要求填表并画逻辑图。
2.回答问题:(1)怎样判断门电路逻辑功能是否正常?(2)与非门一个输入接连续脉冲,其余端什么状态时允许脉冲通过?什么状态时禁止脉冲通过?(3)异或门又可称可控反向门,为什么?实验二组合逻辑电路实验2.1预习内容1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器﹑全加器的工作原理。
3.预习二进制数的运算。
2.2目的要求1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
2.3实验仪器及材料1. 数字电路教学实验系统板 2. 器件74LS00 二输入端四与非门 3 片 74LS20 四组输入与或非门 1 片 74LS86 二输入端四异或门 1 片 3.导线若干 2.4实验内容1. 分析、测试74LS00(CC4011)组成的半加器的逻辑功能。
(1)用74LS00组成半加器,如图2.1所示电路,写出逻辑表达式,并验证逻辑关系。
(2)列出真值表,并化简。
(3)分析、测试用异或门74LS86(CC4030)与74LS00(CC4011)组成的半加器的逻辑功能,自己画出电路,将测试结果填入自拟表格中,并验证逻辑关系。
2. 分析、测试全加器电路。
用74LS86组成全加器电路如图2.2所示,将测试结果填在真值表内,验证其逻辑关系。
全加和: S=(A ⊕B)⊕C进位:C i+1=(A ⊕B)C+AB AB C B A ⋅⊕=)(图2.2 全加器电路图3.设计用“与非门”设计一个表决电路。
当四个输入端中有3个或4个“1”时,输出为“1”步骤:(1)写出真值表。
(2)用卡诺图化简。
(3)写出逻辑表达式。
(4)用“与非门”构成的逻辑电路图。
4.自行设计设计一个对两个两位无符号二进制数进行比较的电路,根据第一个数是否大于、等于、小于第二个数,使相应的三个输出端中的一个输出为“1”。
2.5实验体会及问题解答1.整理实验数据并填表,对实验结果进行分析。
2.总结组合逻辑电路的分析与设计方法。
3.思考题:设计一个四人无弃权表决电路(多权赞成时,则提案通过)。
要求采用四2输入与非门实现。
实验三基本RS触发器和D触发器3.1预习内容1.预习触发器的相关内容。
2.熟悉触发器功能测试表格。
3.2目的要求1.熟悉并验证触发器的逻辑功能。
2. 掌握RS和D触发器的使用方法和逻辑功能的测试方法。
3.3实验仪器及材料1.数字电路教学实验系统板2.器件74LS00 二输入端四与非门 1 片 74LS74 双D 触发器 1 片 3.导线若干 3.4实验内容1.测试基本RS 触发器的逻辑功能按图3.1连接电路,用两个与非门组成基本RS 触发器,输入端S 、R 接逻辑开关的输出插口,输出端、接逻辑电平显示输入接口,按表3.1的要求测试,并记录。
表3.12. 测试D 触发器的逻辑功能。
(1)测试D R ,D S 的复位、置位功能。
在D R =0,D S =1作用期间,改变D 与CP 的状态,观察、状态。
在D R =1,D S =0作用期间,改变D 与CP 的状态,观察、状态。
自拟表格记录。
(2)测试D 触发器的逻辑功能 3.5实验体会及问题解答1. 整理实验所测结果,总结RS 触发器和D 触发器的特点。
2. 在R-S 触发器中,对触发器脉冲的宽度有何要求?图3.1实验四 计数器及其应用4.1预习内容1.复习计数器电路工作原理。
2.预习中规模集成电路计数器74LS192的逻辑功能及使用方法。
3.复习实现任意进制计数的方法。
4.2目的要求1.学习集成触发器构成计数器的方法。
2.掌握中规模集成计数器的使用方法及功能测试方法。
3.用集成电路计数器构成1/N 分频器。
4.3实验仪器及材料1.数字电路教学实验系统板 2.器件74LS00 二输入端四与非门 1 片 CC40161 4位二进制同步计数器 1 片 74LS74 双D 触发器 2 片 74LS192 同步十进制可逆计数器 2 片 3.导线若干 4.4实验内容1. 用74LS74(D 触发器)构成四位二进制异步加法计数器(1)按图4.1连接,D R 接至逻辑开关输出插孔,将CP O 端接单次脉冲源,输出端Q 3、Q 2、Q 1、Q 0接逻辑电平显示插孔,D S 接高电平+5V 。
(2)清零后,逐个送入单次脉冲,观察并记录Q 3、Q 2、Q 1、Q 0状态。
(3)将单次脉冲改为1Hz 的连续脉冲,观Q 3、Q 2、Q 1、Q 0的状态。
(4)将CP O 改为1KHz ,用示波器观察CP 、Q 3、Q 2、Q 1、Q 0端波形。
(5)将图4.1改成减法计数器,重复上述步骤,并列表记录输出状态。
2. 74LS192逻辑功能测试将74LS192的CP 接单脉冲源,清零端(CR )、置数端(LD )、数据输入端(D 3 ~ D 0)分别接逻辑开关,输出端(Q 3~Q 0)接逻辑电平显示插孔;CO 和BO 接逻辑电平显示插孔或译码显示输入的相应插孔。
按表4.1逐项测试,检查是否相符。
(1)清零(CR )当CR=1,其它输入端状态为任意态,此时Q 3Q 2Q 1Q 0=0000。
之后,置CR=0,清零结束。
(2)置数当CR=0,CP u 、CP D 任意,D 3D 2D 1D 0任给一组数据, LD =0时,输出Q 3Q 2Q 1Q 0与D 3D 2D 1D 0数据相同,此时74LS192处于置数状态。
(3)加法计数CR=0,LD =1=CP D ,CP u 接单次脉冲源。
在清零后送入10个单次脉冲,观察输出状态变化是否发生在CP u 的上升沿。
(4)减计数CR=0,LD =CP u =1,CP D 接单次脉冲源。
参照(3)进行实验。
3. 任意进制的实现分别按图4.2连接电路,构成5进制计数器。
按图4.3连接电路,构成十进制计数器。
图4.1 四位二进制异步加法计数9 按图4.4连接电路,实现00~99加法计数,输入1Hz 连续计数脉冲。
并记录之。
4.5实验体会及问题解答1. 画出实验线路图,记录整理实验现象及实验所得的有关波形,对实验结果进行分析。
2.总结使用集成计数器的体会。
3.思考题a.将两位十进制加法计数器改为两位十进制减法计数器,实现由99~00递减计数。
b.设计一个六十进制计数器。
图4.2 用复位法构成五进制计数器 图4.3利用置位法构成十进制计图4.4 计数器扩展。