第2章_总线及习题-

3. 有一双字87654321H在内存中的地址为30101H， 画出其在8086系统的内存中存放的情况。
解：
在8086系统中，双字在 内存中占连续4个字节， 其中低位字节存于低地 址，字节存于高地址。 如图示。
4. 若CS=8000H，则当前代码段可寻址的存储空 间的范围是多少？
答案： 80000H~8FFFFH
5. 已知逻辑地址为1F00：38A0H，如何 计算出其对应的物理地址？
答案：
总之，“Host-PCI”桥实现了PCI 总线 的全部驱动控制，它实际上是一个高速 I/O 协处理器，主要解决I/O 设备同处理 器的连接问题。 3）另一类“桥”用于生成“多级总线” 结构，例如“PCI-ISA/EISA”、“PCIUSB”、“PCI-PCI”等。多级总线把 不同传输速度、不同传输方式的设备分 门别类地连接到各自“合适”的总线上， 使得不同类型的设备共存于一个系统中， 合理地分配资源，协调地运转。
本章考点
1.标识寄存器各位含义。
OF DF IF TF SF ZF AF PF CF

2. 物理地址与逻辑地址。 逻辑地址表示形式：xxxxH : yyyyH， （段基地址：段内偏移地址） 物理地址=段基址x16+段内偏移 （20b） （左移4位） 3.通用寄存器和专用寄存器的分类与作用。 AX, BX, CX, DX, BP, SP, SI, DI CS, DS, SS, ES, IP, FLAGS
24
归纳段寄存器和其他寄存器组合指向存储单元示意图如下：
CS IP 代码段
DS SI,DI或BX SS SP或BP 堆栈段 数据段
段寄存器和其他寄存器组合指向存储单元示意图
25
习题
1. 执行如下命令后标识寄存器中各状态位的值。 1) MOV AX,34C5H ADD AX,546AH
地 址 总 线
地址总线:专门用来传送地址信息。由于 地址总是从CPU送出的，所以和数据线不 同，地址总线是单向的。地址总线的位 数决定了CPU可以直接寻址的内存范围。 例如8086：在寻址端口时需要用到地址 总线的低16位，高4位设置为0；寻址内 存时则用全部20位地址信号。
控 制 总 线 控制总线:用来传输控制信号。其中包括
总线结构
单总线结构 简单，但总线竞争严重
M CPU
I/O I/O I/O
M
（1）面向CPU的双总线结构
输入/输出总线 CPU
I/O接口 存储总线
I/O接口
I/O接口
主存储器 （MM）
（2）面向主存储器的双总线结构
系统总线
CPU
主存储器 存储总线
I/O接口
I/O接口
总线标准的特性
在各插件板插座之间采用系统总线连接的情 况下，希望接插件之间具有通用性，以便一 个系统的各接插件板能够插在任何一个插座 上，为用户的安装和使用带来方便。 此外，微型计算机厂商在设计一个系统时， 为了得到广泛的市场，设法使系统总线能够 连接尽可能多的设备，希望各厂家生产的同 类产品能够互联、互换，这就需要有一个规 格化的可通用的系统总线，这种总线的设计 涉及统一的标准包含如下特性：
总线的结构
1. 单总线结构： CPU与主存、CPU与I/O设备、I/O设备与主存，以 及各设备之间都通过单一的系统总线交换信息。 2. 双总线结构： A)面向CCPU与I/O设备之间信息交换--输入输出总线； B)面向存储器的双总线结构:高档微机 3. 多总线结构

逻辑地址与物理地址概念 逻辑地址与物理地址概念如下页图所示。
逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数， 在程序设计时使用。 物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000H～FFFFFH , 是由CPU访问存储器时 由地址总线发出的地址。 存储器管理：将程序中逻辑地址转移为物理地址的机构。
1. 物理特性 物理特性指的是总线物理连接的方式。规定模块尺 寸、总线插头、插座和边沿联接器等规格和位置。 包括总线的条数，外引线是如何排列的等。 2. 功能特性 功能特性规定每个引脚信号的名称和功能，对它们 相互作用的协议进行说明。 3. 电气特性 电气特性规定信号工作时的传递方向、高低电平、 动态转换时间、负载能力及最大额定值。一般规定 送入CPU 的信号叫输入信号IN，从CPU 送出的信 号叫输出信号OUT。 4. 时间特性 对于存储器、I/O 的读写操作，时间特性规定相应 的总线信号时序，在总线中定义这些 信号的时序以保证各功能板的兼容性。
PCI的外引线信号
PCI 总线系统结构
北桥： 提供了一个 低延迟的访问通路， 使微处理器能够 访问PCI 设备， PCI 主设备也能 访问主存
南桥： 多级总线 把不同传输速度、 不同传输方式的设备 分门别类地连接到 各自“合适”的总线上
1） 处理器、Cache、内存之间数据传输通 过微处理器系统总线进行，它的数据传输速 率高于PCI 总线。 2） 处理器、Cache、存储器子系统经过 “Host-PCI”桥和PCI 总线连接。这个桥提 供了一个低延迟的访问通路，使微处理器能 够访问PCI 设备，PCI 主设备也能访问主存。 该桥还提供了数据缓冲功能，使微处理器与 PCI 总线上的设备并行工作而不必等待。同 时，这个桥电路包含了“PCI 总线控制器”， 有多个设备申请使用总线时，由它进行裁决 和分配总线的使用权。
21
次高位向最高位没有进位 ，最高位向前没有进位 , ∴OF=0。
例2：执行两个数的加法，分析对标志位的影响。
0 + 0 1 1 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 1 1 1 0 1 1 0 0 0 1 1 0
1
0
0 OF=1
1
1
0
0
1
1
0
1
0
0
0 AF=1
1
1
标志:
本章教学目的
1. 了解微处理器一般结构（BIU, EU取指与执行同时进行）；
2. 理解8088外部引线及各个引线功能，8088工作时序； 3. 深入理解CPU内部通用寄存器和专用寄存器功能；
4. 掌握存储器的物理地址和逻辑地址关系、标志寄存器含义。
本章作业： 课后习题2.5、2.6、2.7（选做）、2.9
数 据 总 线
数据总线:用来传输数据。从结构上看，数据总线
是双向的,即数据即可从CPU送到其他部件，也可从 其它部件送到CPU.，数据线的条数反映了每次能同 时传送的二进制位数。例如8088需要访问2次才能取 一条16位的指令。
数据总线上传送的一定是数据吗？
答：在微型机中，数据的含义也是广义的。 数据总线上传送的不一定是真正的数据， 还有可能是指令代码、状态量或控制量
物理地址计算方法：
即把段地址左移4位再加上偏移地址值形成物理地址，写成： 物理地址= 16d段地址+偏移地址。
* 每个存储单元只有唯一的物理地址。 但可由不同的段地址和不同的偏移地址组成。
15 16位段地址 15 0 0000 0 16位偏移地址 19 20位物理地址 0
23
+
、逻辑地址与物理地址
例1：执行两个数的加法，分析对标志位的影响。
0 + 0 0 0 1 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
1
0
标志: 运算结果最高位为0 运算结果本身≠0 低8位中1的个数为奇数个 最高位没有进位 第三位向第四位无进位 ∴SF=0； ∴ZF=0 ∴PF=0； ∴CF=0 ∴AF=0；
微型计算机常用总线标准
1. ISA 总线 ISA 总线是IBM/AT 机上使用的总线，又称为 PC AT 总线，是为采用80286 CPU 设计的。 这种总线IBM PC 总线一样，也是一种原始 的总线设计，将微处理器芯片总线经缓冲直 接接到系统总线。 2. PCI 总线 PCI 总线分A、B 面，每面为60 条引脚，分 前49 条和后11 条，分界处的几何尺寸占两 条引脚，在PCI 插槽上有一个限位缺口与之 对应。引脚如图 所示。
例：总线时钟频率为66MHZ的32位总线，若 每4个时钟周期完成一次总线存取操作，则总 线带宽为多少？
答案：BW=32/8X66/4=66MB/s
注：正常的8088总线周期，不管是读还是写， 都至少由4个时钟周期组成。 若内存或接口的速度比较慢，使得在4个时钟 周期里不能完成读写操作时，可通过时钟产 生器8284产生一个低电平信号到8088的 READY端，8088CPU在每个总线周期的T3 开始处都会检查READY的状态，判断是否插 入等待时钟周期Tw。
运算结果最高位为1， SF=1 ； 运算结果本身不为0， ZF=0 ； 最高位向前无进位， CF=0 次高位向最高位产生进位,而最高位向前没有进位， OF=1 ； 结果低8位含偶数个1， PF=1 ； 第三位向第四位有进位, AF=1 。 在绝大多数情况下，一次运算后并不影响所有标志， 程序也并不需要对所有的标志作全面的关注。 一般只是在某些操作后,对其中某个标志进行检测。 22
微型计算机总线系统
地 址 总 线
微处理器 CPU 数 控 制 存储器
输入/输出 接口电路
外围 设备
据 总
总 线
线
数据总线 DB 地址总线 AB 控制总线 CB
总线的概念及特点 总线：是一组信号线的集合，是计算机系统 各部件之间传输地址、数据和控制信息的公 共通路，由一组导线和相关控制、驱动电路 组成。 总线的特点：公用性，即它可同时挂接多个 部件或设备。 使用总线的优越性： 1）模块结构设计； 2）便于生产兼容的硬件板卡和软件； 3）模块结构方式便于系统扩充与升级； 4）便于故障诊断与维修，减低成本。