第3章 TMS320C54x片内外设
DSP-TMS320C54X片内外设和中断系统-课件
3.1 片内外设与外部引脚简介
3.1 片内外设与外部引脚简介
所有的TMS320C54X，它们的CPU都相同，但是连接 到CPU的外围电路就不一定相同。TMS320C54X的在片外 围电路如下： ■通用I/O引脚 ■定时器 ■时钟发生器■主机接口 ■软件可编程等待状态发生器 ■可编程分区开关 ■串行口
3.3 可编程分区转换逻辑
⑴一次程序存储器读操作之后，紧跟着对不同存储器分区 的另一次程序存储器或数据存储器读操作。
⑵ 当PS～DS 位置 1 时，一次程序存储器读操作之后，紧 跟着一次数据存储器读操作。
⑶ 对于 C548和 C549，一次程序存储器读操作之后，紧 跟着对不同页进行另一次程序存储器或数据存储器读操作。
教学内容及要求
教学内容：本本章详细介绍了TMS320C54X中主机接口HPI、 软件可编程等待状态发生器、可编程分区转换逻辑、DMA控制 器、外部引脚、定时器、串行接口和中断系统。
教学要求：本章要求学生了解 DSP 基本外部部件以及中断 的定义和类型，掌握 DSP 外设以及中断的特点、分类及其应 用，并概括性地了解在设计一个 DSP 应用时，不仅要熟悉外 部的设置、中断的类型等，还要了解中断、时钟及定时器的使 用，从而使后续各章的学习目标更加明确。
④ TMS320C54X写HPIC寄存器
3.5 串行口
TMS320C54X具有高速、全双工串行口，可以与串 行设备(如编解码器和串行A/D转换器)直接通信，也可用 于多处理器系统中处理器之间的通信。所谓串行通信，就 是发送器将并行数据逐位移出成为串行数据流，接收器将 串行数据流以一定的时序和一定的格式呈现在连接收/发器 的数据线上。串行接口一般通过中断来实现与核心 CPU的 同步。串行接口可以用来与串行外部器件相连，如编码解 码器、串行A/D或D/A以及其他串行设备。
DSP原理及应用-绪论
1982年问世的第一个定点DSP芯片是TMS320C10 同一代TMS320系列DSP产品的CPU结构是相同的， 但片内存储器及外设电路的配置不一定相同
15
TI的三大主力芯片
TMS320C2000系列 用于数字控制系统 TMS320C5000系列 用于低功耗、便携的无线通信终端产品 TMS320C6000系列
2
要求：
不迟到、不早退、更不能无故旷课 按时完成作业，决不容许抄袭现象
课堂上积极回答问题，积极参与讨论
3Leabharlann 第1章 绪论1.1 数字信号处理概述
4
数字信号处理：滤波、参数提取、频谱分析、压缩等
Digital Signal Processing 广义理解 DSP Digital Signal Processor 狭义理解
美国Inmos公司的：IMSA100卷积/相关器
14
TMS320 DSP芯片（通用型）
定点型
TMS320C1x、 TMS320C2x、 TMS320C2xx、 TMS320C5x、 、 TMS320C54x、 TMS320C62x
浮点型
TMS320C3x、 TMS320C4x、 TMS320C67x
外部可扩展的程序和数据空间，总线接口，I/O接口等。
不同的DSP芯片所提供的硬件资源是不相同的，应根据系统的 实际需要，考虑芯片的硬件资源。
27
4．DSP芯片的运算精度
运算精度取决于DSP芯片的字长。定点DSP芯片的字长通常
为16位和24位。浮点DSP芯片的字长一般为32位。
5．DSP芯片的开发工具 快捷、方便的开发工具和完善的软件支持是开发大型、复杂 DSP应用系统的必备条件。
第三章 TMS320C54x硬件系统结构
第三章TMS320C54x硬件系统结构主要内容：总线\CPU\存储器\外设\引脚\最小系统设计C54x的硬件结构，大体上与通用的微处理器相类似，由CPU、存储器、总线、外设、接口、时钟等部分组成，但又有其鲜明的特点。
§3.1 总线8条16位总线：4条地址总线、4条数据总线数据总线：⏹PB：专门用来传送取自程序存储器中的指令代码或立即数，系数表，一般称为程序总线⏹CB、DB：用来传送读自数据存储器中的操作数⏹EB：用来传送写到数据存储器中的数据地址总线：⏹PAB：传送指令代码所在的地址⏹CAB、DAB：传送读自数据存储器操作数的地址⏹EAB：传送写数据在数据存储器的目的地址总之，是传送执行指令所需的地址以上8条总线都是片内总线，各条总线访问应用见表下：片内外设怎么连接到片内的CPU？C54x还提供了一条在片双向总线（地址、数据），这条总线把片内的外设通过总线交换器连到片内总线DB和EB再连接到CPU。
这条总线的读写操作需要更多的机器周期。
§3.2 中央处理单元（CPU ）CPU的基本组成：●40位算术逻辑运算单元（ALU）●2个40位累加器（ACCA和ACCB）●移位一16～30位的桶形移位寄存器●17×17位乘法器●比较、选择和存储单元（CSSU）●指数编码器●CPU控制和状态寄存器1、算术逻辑运算单元P292、累加器3、桶形移位器p3140位桶形移位器的功能包括4部分：对运算前的输入数据进行数据定标；对累加器的值进行算术或逻辑移位；对累加器进行归一化处理；在累加器的值存储到数据存储器之前，对欲存数据进行定标。
4、乘法器/加法器单元P33乘法器可以进行无符号乘法、有符号乘法，在作小数分乘法时，若ST1中的FRCT位为1时，乘法的结果会自动的消去多余的符号位。
5、比较、选择和存储单元p34如图所示，比较电路COMP将累加器的高16位与低16位进行比较，比较的结果分别送入状态转移寄存器TRN和状态比较寄存器TC，同时，比较的结果也送入选择器，选择较大的数，并通过指令执行总线EB存于指令的存储单元中。
C54x DSP片内外设
Copyright © 2003 Texas Instruments. All rights reserved.
HPI接口框图
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
HPI的外部接口为8位的总线，通过两个连续的8位字节组 合在一起形成一个16位字，HPI就可以为C54x DSP提供16位 的数。当主机使用HPI寄存器执行一个数据传输时， HPI控制 逻辑自动执行对一个专用2K字的HPI内部的双访问RAM的访 问，以完成数据处理。 C54x DSP然后可以在它的存储器空 间访问读写数据。HPI RAM也可以用作通用目标双访问数据 或程序RAM。 HPI具有两种工作模式： ☆ 共用访问模式（SAM）——此模式，主机和C54x DSP 都 能访问HPI存储器。异步的主机访问可以在HPI内部重新得到 同步。 ☆ 仅仅主机访问模式（HOM）——此模式，只有主机可以访 问HPI， C54x DSP 处于复位状态或者处于IDLE2空闲状态。
CLKMD各位 定义续
Copyright © 2003 Texas Instruments. All rights reserved.
PLL乘法系数
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
C54x DSP 片内都有一个标准主机接口（ HPI ）。HPI 是一个8位并行口，用来与主设备或主处理器与C54x DSP 的 接口。信息在C54x DSP 和主机间通过C54x DSP 存储器进 行交换，主机和C54x DSP 均可以访问存储器。 主机是HPI的主控者， HPI作为一个外设与主机相连接， 使主机的访问操作很容易。主机通过以下单元与HPI通信： 专用地址和数据寄存器、 HPI控制寄存器以及使用外部数据 和接口控制信号。主机和C54x DSP 都可以访问HPI控制寄 存器。 下面给出HPI的接口框图：
DSP技术及其应用_第6讲_TMS320C54x DSP的片内外设
• XF（外部标志输出引脚）：
– 软件控制，可以用来给外部器件发信号。通过对ST1中 的XF字段置位或清零来对XF引脚的输出电位进行控制。 – SSBX（状态寄存器置位）和RSBX （状态寄存器复位） 指令可以分别对XF进行置位和清零。
C54x系列DSP的片内外设
• • • • • • • • 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器
C54x系列DSP的片内外设
• • • • • • • • 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 主机接口（HPI） 串口 直接存储器访问（DMA）控制器
HPI
引 脚 图
HPI（Host Port Interface）
• 并行口，用来与一个主器件或主处理器连接。 • 通过C54x DSP片内既能被主机访问也能被 C54x访问的存储器，在主机和C54x DSP之间 交换信息。 • 主机接口的类型
– 共享访问 – 主机独享
• 主机独享模式下允许非同步主机访问
标准型主机接口
• 主机是接口的控制者。 • 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM • 主机通过专用的地址、数据寄存器和HPI控制寄存器与 HPI通信，直接使用外部数据和控制信号进行控制， C54x DSP不能直接访问这些专用地址和数据寄存器，但 主机和C54x都能直接访问HPI控制寄存器。 • HPI将16位数据分成两个8位数据进行传递。 • 操作模式
时钟产生器
• 设计者可以通过时钟产生器选择时钟源。可驱 动时钟产生器的时钟源有:
– 一个带有内部振荡器电路的晶振。晶振电路跨接在 C54x DSP 的X1和X2/CLKIN 引脚之间。CLKMD 引脚 必须设置以启动内部振荡器。 – 一个外部时钟。外部时钟源直接连接到X2/CLKIN 引 脚， X1引脚悬空。
TMS320C54x系列DSP的CPU与外设
第1章绪论TMS320C54x TM DSP是TMS320TM系列DSP产品中的定点数字信号处理器。
C54x DSP 满足了实时嵌入式应用的一些要求，例如通信方面的应用。
C54x的中央处理单元（CPU）具有改进的哈佛结构，它的特点是最小化的功耗和高度的并行性。
除此之外，C54x中多样化的寻址方式和指令集也大大提高了整个系统的性能。
1.1 TMS320系列DSP简介TMS320TM系列DSP包括定点DSP、浮点DSP和多处理器DSP（也称DSPs），其结构是专门为实时的信号处理设计的。
TMS320系列DSP有以下一些特性使得该系列的产品有着广阔的应用领域：❑非常灵活的指令集。
❑固有的操作灵活性。
❑高速运行的性能。
❑创新的并行结构。
❑成本效率高。
❑对C语言的友好的结构。
1.1.1 TMS320系列DSP的历史、发展和优势1982年，德州仪器公司（TI）推出了TMS320系列中第一代定点DSP产品——TMS320C10。
在这一年年末，《电子产品》杂志赠予TMS320C10“年度产品”的称号。
TMS320C10成为后续的TMS320系列DSP的模型。
今天，TMS320 DSP系列包括三大DSP平台：TMS320C2000TM、TMS320C5000TM和TMS320C6000TM。
在C5000TM DSP平台中又包含三代产品：TMS320C5x TM、TMS320C54x TM 和TMS320C55x TM系列。
C5000 DSP平台中的器件都采用了相同的CPU结构，但结合了不同的片内存储器和外设结构。
这些不同的结构满足了世界范围内电子市场的很多领域的需要。
当把存储器、外设和CPU结合起来集成到单个芯片上时，整个系统的费用就大大地降低了，电路板的体积也减小了。
图1-1所示为TMS320系列器件的演化过程。
TMS320C54x系列DSP的CPU与外设2控制最优化平台高效益平台高性能平台图1-1 TMS320系列DSP的演化过程1.1.2 TMS320系列DSP的典型应用表1-1列出了TMS320系列DSP的一些典型的应用。
1-TMS320C54x的硬件结构
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位器能把输入的数据进行0到31位的左移和0到16位的右移。
桶形移位器的功能框图
21
TMS320C54x的硬件结构
中央处理单元（CPU）
桶形移位器
桶形移位寄存器的输入可以为： ①DB,取得16位输入数据； ②DB和CB ,取得32位输入数据； ③40位累加器A或B。 桶形移位寄存器的输出连到： ① ALU的一个输入端， ②经过MSW/LSW（最高有效字/最低有效字）写选择单元至EB 总线。
TMS320C54x的硬件结构
TMS320C54x的内部结构和主要特性
TMS320C54x的主要特性
1.CPU 部分 先进的多总线结构（1条程序总线、3条数据总线和4条对应的 地址总线）。 40位算术逻辑运算单元（ALU），包括1个40位桶形移位寄存 器和2个独立的40位累加器。 17位×17位并行乘法器与40位专用加法器相连，用于非流水线 式单周期乘法/累加（MAC）运算。 比较、选择、存储单元（CSSU），用于加法、比较、选择运 算。 指数编码器，是一个支持单周期指令EXP的专用硬件，可以在 单个周期内计算40位累加器中数值的指数。 双地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算 6 单元（ARAU）。
23
乘法器/加法器单元
乘法器输入： X:T，A, DB0~15 Y:A, DB0~15, CB0~15, PB0~15 乘法器输出：加法器 加法器输入： X:乘法器 Y：A,B, 加法器输出：A,B,0零 乘法器/加法器单元功能框图
12
TMS320C54x的硬件结构
总线结构
(3) 4条地址总线（PAB、CAB、DAB和EAB） 4条地址总线（PAB、CAB、DAB和EAB）用于传送执行指 令所需要的地址。 TMS320C54x可以利用两个辅助寄存器算术运算单元 （ARAU0 和 ARAU1），在每个周期产生两个数据存储器 的地址。 TMS320C54x还有一条访问片内外设的片内双向总线。这条 双向总线通过CPU接口内的总线交换器与DB和EB相连。利 用这条双向总线的访问过程需要2个或更多个周期来读/写， 具体时间取决于外围电路的结构。由此可见，DSP处理系统 中应当尽量避免器件内外大量数据交换，以保证系统高速特 13 性。
DSP原理及应用TMS320C54x片内外设及应用实例
应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。
DSP原理及应用TMS320C54x片内外设及应用实例
数字信号处理是如何工作的？TMS320C54x提供了强大的处理能力和片内外 设，可以帮助我们实现各种各样的应用，本次演示将带您深入了解高效的 DSP应用。
DSP原理介绍
1 DSP快速傅里叶变换
用于信号频谱分析及滤波。
3 数字模拟转换器
将模拟信号转换为数字信号。
片内外设介绍
1
高速串行接口
用于连接其他高速设备以及DSP的外
可编程外设接口
2
设模块。
可以实现各种外设和DSP之间的灵活
通讯。
3
嵌入式闪存
可储存程序代码、数据，提高运行速 度。
应用实例1
声音信号处理
实现语音信号的压缩、降 噪和增强等功能。
医疗电子设备
通过DSP对医疗设备信号 进行处理，实现医疗仪器 的精准度和效率的高度提 升。
应用实例3
1
机器视觉
基于DSP的运算速度和精度，可以实时处理图像和视频等信号。
2
雷达信号处理
通过DSP实现雷达信号的识别、追踪和跟踪等功能。
3
电力控制系统
通过嵌入式闪存存储电力控制程序，实现高效电力控制和管理。
应用实例4
1 无线通信
通过DSP实现信号调制、解调等关键功能，提高通讯效率和可靠性。
2 车载信息娱乐系统
自控制
配合传感器实现智能化控 制，提高生产效率、节约 资源。
应用实例2
数字音频工作站
通过数字信号处理技术和DSP 实现音频采集、混音、修剪等 功能。
噪音控制
对噪声信号进行频谱分析和滤 波处理，实现噪音消除和降噪 功能。
音乐制作
DSP可以高效处理各种乐器的 信号，帮助音乐家实现更加理 想的音乐作品。
TMS320C54x的引脚功能流水线结构和外部总线结构
8．IEEE 1149.1测试引脚
5.2 流 水 线 结 构
1．流水线概述 指令流水线包括执行指令时发生的一系列总线操 作。TMS320C54x的流水线有6个独立的阶段：程序预 取指、取指、指令译码、寻址、读和执行指令。由于 这6个阶段是独立的，因此这些操作有可能重叠。在任 意给定的周期里，可能有1～6条不同的指令是激活的 ，每一条指令都处于不同的阶段。图5-2说明了对于单 字、单周期指令，在没有等待状态情况下6级流水线的 操作。
图5-1 TMS320C541的引脚图
4．振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出 信号。
CLKMD1～CLKMD3：3个外部/内部时钟工作方式 输入信号，可以预置DSP的时钟比。
X2/CLKIN、X1：晶振到内部振荡器的输入引脚、 内部振荡器到外部晶振的输出引脚。
4．流水线延时
TMS320C54x流水线允许CPU多条指令同时访问 CPU资源。由于CPU的资源是有限的，因此当一个 CPU资源同时被一个以上流水线级访问时，就会发生 冲突。有些冲突可以由CPU通过延迟寻址的方法自动 消除，但有些冲突是不能防止的，需要由程序重新安 排指令顺序，或者插入NOP(空操作)指令加以解决。
地址总线(A0～A15)和控制总线(11条)组成(参见5.1节) 。其中，TMS320C548、TMS320C549具有23条地址总 线。外部总线对外部存储器的访问最快只能达到每周 期进行一次寻址。下面介绍控制信号的功能。
5.3.2 外部总线控制性能
● 允许处于流水线不同级上的两条指令同时访问同一 个存储器块。
表5-1 访问DARAM块
操作类型 利用PAB/PB取指 利用DAB/DB读取第一个数据 利用CAB/CB读取第二个数据 利用EAB/EB写数据
TMS320C54x系列DSP的CPU与外设——第3章存储器
TMS320C54x系列DSP的CPU与外设——第3章存储器第3章存储器本章介绍了TMS320C54x DSP存储器的构成和操作。
⼀般来说，C54x器件共有192K 16位字的存储窨，这个空间分成3个专⽤的部分：64K字程序、64K字数据和64K字I/O⼝。
在某些C54x器件中，存储器结构已经通过重叠和分页的⽅法加以改变，这样就增加了存储器空间的容量。
C54x体系结构上的并⾏特点和⽚内RAM的双存取能⼒使C54x可以在任意给定的机器周期内同时进⾏4个存储器操作：⼀条指令的读取操作、两个操作数读操作以及⼀个操作数写操作。
在⽚内存储器中操作有如下⼏个优点：Higher performance because no wait states are requiredLower cost than external memoryLower power than external memoryThe main advantage of operating from off-chip memory is the ability to access a larger memory space.3.1 存储器空间C54x DSP的存储器划分成3种独⽴可选的空间：程序、数据和I/O。
这些空间中的RAM、ROM、EPROM、EEPROM或者存储器映射的外设可以位于⽚内或⽚外。
程序存储器中包含要执⾏的指令和执⾏指令时所需的表，数据存储器空间存储指令所需的数据，I/O存储空间连接外部的存储器映射外设，也可作外部数据存储空间。
按芯⽚各类的不同，C54x的⽚内存储器有这样⼏种类型：双存取RAM(DARAM)、单存取(SARAM)、双向共享RAM和ROM。
RAM总是映射到数据空间，但也可以映射到程序空间。
ROM可以被激活并映射到程序空间，也可部分映射到数据空间。
在CPU状态寄存器中有3位影响存储器的结构。
这3位产⽣的影响因器件不同⽽不同。
TMS320C54X的硬件结构
总线
功能： 运算前数据定标 A或B进行算术或逻辑移位
A或B归一化处理
A或B—>EB之前定标
移位值三种情况（全部用二进制补
码表示）：
立即数（-16—15）
ST1的ASM（5位，-16—15）
TS（6位,-16—31）
例2.4.2：
2.4.4 乘累加单元
SP(CPL=1)或DP(CPL=0)
XF：控制XF通用外部I/O引脚输出状态，
可对XF进行复位和置位
INTM：置1，关闭所有可屏蔽中断 OVM：累加器是否溢出保护，置1（要
保护）。
SXM：符号位扩展方式控制位，控制进
行无符号数运算还是带符号数运算。
C16：双精度/双16位运算方式，
举例
B, A 若A＝FF FF8F F302H,
举例：NORM
B ＝21 0A0A 0A0AH,T＝ FFF9H
思考：执行后A、B及T的值？
A＝00
4214 1414H B ＝21 0A0A 0A0AH T＝ FFF9H
2.4.3 40位桶形移位器
图2.4.3
输入： 输出：
ALU
2.4.7 CPU状态和控制寄存器
‘C54x有三个16位的状态和控制寄
存器
状态寄存器ST0 状态寄存器ST1 处理器工作方式状态寄存器PMST
ST0、ST1中包含各种工作条件和
工作方式的状态
PMST中包含存储器的设置状态和
其他控制信息
CPU状态和控制寄存器
ST0 ST1
PMST
数据空间:64K I/O空间:64K
片内、片外程序空间统一编址! 片内、片外数据空间统一编址!
TMS320C54X系列CUP和外设
TMS320C54x DSP CPU与外设第一章综述1 总线结构C54x包括8条16比特宽度的总线，其中：●一条程序总线（PB）●三条数据总线（CB、DB、EB）●四条地址总线（PAB、CAB、DAB、EAB）2CPUC54x的CPU结构包括：●40比特的ALU，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。
●2个40比特的累加器，分为三个部分，保护位（39－32比特）、高位字（31－16比特）、低位字（15－0比特）。
●桶型移位器，可产生0到31比特的左移或0到16比特的右移。
●17×17比特的乘法器●40比特的加法器●比较选择和存储单元CSSU●数据地址产生器DAGEN●程序地址产生器PAGEN3设C54x包括：通用I/O引脚，XF和定时器●定时器●PLL时钟产生器●HPI口，8比特或16比特●同步串口●带缓存串口，BSP●多路带缓存串口，McBSP●时分复用串口，TDM●可编程等待状态产生器●可编程bank－switching模块●外部总线接口●IEEE1149.1标准JTAG口第二章存储器一般而言，C54x 的存储空间可达192K16比特字，64K 程序空间，64K 数据空间，64KI/O 空间。
依赖其并行的工艺特性和片上RAM 双向访问的性能，在一个机器周期内，C54x 可以执行4条并行并行存储器操作：取指令，两操作数读，一操作数写。
使用片内存储器有三个优点：高速执行（不需要等待），低开销，低功耗。
1 存储空间分配图（以C549为例）复位后，中断矢量表位于程序区FF80H 位置，可重新定位于程序空间任何一个128字的页面（其地址高9比特即页号由PMST 中IPTR 确定）。
2 程序存储区C54x 有片内ROM 、DARAM 、SARAM ，这些区域可以通过软件配置到程序空间。
第三章 TMS320C24x片内外设
4. 计数器2的区别
定向增/减计数模式（预定标因子=1，TxPR=3）图
（五）单增/减计数模式 在该计数模式下，通用定时器/计数器对定标后 的时钟脉冲进行计数，首先增计数到匹配值，然后 改变计数方向，减计数到0为止。此时，完成一个 计数周期，并做如下操作： 1）复位定时器使能位（TxCON/Bit6）来禁止继续 操作。 2）复位预定标因子。 3）停止计数并保持当前状态。 如果TxCNR的初值小于TxPR的值，则先增计 数到匹配值，再减计数到零。如初始值等于匹配值， 则直接减计数到0。如初始值大于匹配值，则先计 数到FFFFh，然后回零，再增计数到匹配值，再反 向减计数到零。
连续增/减计数模式图
3. 通用定时器的比较操作 (PWM输出，p45) 各通用定时器都有一个比较寄存器TxCMPR和一个比较/PWM 引脚TxPWM/TxCMP，定时器的值总是和对应TxCMPR的值 相比较，当两者相等时，就发生比较匹配事件。
PWM基本原理
非对称波形的输出
GPT处于单增或连续增计数模式时，在比较/PWM输出 引脚上产生非对称波形。如果引脚高电平有效，引脚信号的 变化顺序是： 1．计数开始前， TXPWM输出为0。 2．输出保持不变，直到比较匹配事件发生。 3．发生比较匹配事件时，TXPWM引脚产生电平跳变。 4．输出保持不变，直到该计数周期结束。 5．如果下一个计数周期的比较寄存器值不是0，则发生周期 匹配事件后的那个周期结束时，输出复位为0。如下图。
总结一下，实际上PWM对称输出的规律就是：
1）标准的PWM对称波形应在增/减计数的对应前后 半周各发生一次匹配事件，每次发生匹配事件，信 号将跳变。此时无论前后半周，都有 0<TxCMPR<TxPR。 2）无论前后半周开始时，TxCMPR=0，则视为匹 配发生在计数累加值零点。 3）无论前后半周开始时，TxCMPR>TxPR，则视 为没有匹配条件，信号将不跳变。
TMS320C54x系列DSP内部结构功能笔记
大家在阅读的时候使Word成折叠模式看着会更舒服些。
关于文档里边用到的中文参考资料，附下载地址：/icview-161578-1-1.html前言DSP的本质还是单片机-微机，个人认为，微机类芯片，不论是MCU,ARM还是DSP 甚至是PC上的处理器，我们在学习这类芯片的使用时，首先要学习的便是这些芯片的CPU 核，存储器组织和中断系统。
只有把这几方面的内容掌握之后，你才能说根据其特点来使用这块芯片，Debug时你心中才有数。
至于片上外设，与芯片本身其实并没有太大关系，大可以要使用时再去学习，而且不同芯片的外设其实还都是相通的。
基于此，我把我在学习这类芯片时对于这几块的学习的笔记摘录出来（这篇文档中对是对Ti的TMS320C54x系列的学习笔记），以供大家参考。
我的笔记虽然可能次序，排版，没有市面上的书本组织得好，但我可以说，我决对是面面向应用来写的，而不是为了出书来写的。
市面上的技术类的书，大多数其实只是简单的把官方的文档翻译过来而已，而且在翻译的过程中还省略了很多细节，这些细节其实对于我们的理解和工程开发都是很重要的，另外很多翻译还不准确。
在我的笔记中，中文资料我只是作为一个参考，或者作为一种线索，真正有价值的信息都是来自于我对于官方文档的学习。
每一部分的记录都是以一个新手的态度来写的，这些问题都是新手在学习过程中很可能会遇到或想到的。
虽然排版不好，但当你遇到相关问题或想了解某一块时，把我写的这个Word 文档下载下来，然后使用Word文档的搜索功能搜索自己感兴趣的内容，相信一定会让你得到较为满意的结果的。
不仅是DSP芯片方面的知识笔记，在我向信号处理工程师奋斗的路程上，我对我每一天的学习都作了笔记记录，这些笔记记录都是面向新手，面向细节，面向工程的，都是自己用心的体会。
当有笔记成熟或自成一块时，我会把这些笔记都陆续分享给大家，以供大家在学习或开发过程的参考，希望能为大家节省点时间。
附一张目前自己的笔记文件夹的图。
DSP技术 第3章 TMS320C54x系列DSP硬件结构
3．处理器工作方式状态寄存器PMST
主要设定和控制处理器的工作方式和存储器的配置，反映 处理器的工作状态。PMST寄存器内容可由存储器映射寄存器 指令装载，如STM指令。
15~7 6
5
4
3
2
1
0
IPTR MP/MC OVLY AVIS DROM CLKOFF SMUL SST
中 断 向 量 指 针
一、算术逻辑运算单元
一、算术逻辑运算单元
ALU的两个输入操作数可以来自： ➢ 16位的立即数 ➢ 数据存储器中的16位字 ➢ 暂存器T中的16位字 ➢ 数据存储器中读出的2个16位字 ➢ 累加器A或B中的40位数 ➢ 移位寄存器的输出。 ALU通过指令识别输入数据。
ALU的40位输出结果送入累加器A或B。
3.1 TMS320C54x DSP的特点与基本结构
TMS320C54x（简称’C54x）是TI公司1996年推出 的新一代DSP，是为了实现低功耗、高速实时信号 处理而专门设计的数字信号处理器，采用改进的哈 佛结构，具有高度的操作灵活性和运行速度，适应 于远程通信等实时嵌入式应用的需要，现已广泛地 应用于无线电通信系统中。
1．状态寄存器0（ST0） 主要反映处理器的寻址要求和计算机的运行状态。
ST0的结构：
15 —13 12 11
10
9
8 —— 0
ST0： ARP TC C OVA OVB
DP
DTCOPAC：V：RA：用用1P进数6/：B测来位来用位据：用辅辅试保数与来标存累用来助助/存据指保控志储加来选寄寄存A令存制位器器反L择存存储中AU标。页A映L使器加器器提志/指UBAA用减指的供测。的/针RB单运针地的试0是溢。~操算。址7操否出A位作时R。作产标地7数所的。生志址间产结溢。结接生果出合寻的。形址进成时/借1的个位。
TMS320C54X_结构
一、 TMS320C54X的结构1，TMS320有定点、浮点和多处理器三种数字信号处理器，其中定点处理器有：C1X,C2X，C2XX,C5X,C55X ，C54X,C54XX;浮点处理器有：C3X,C4X,C67X；多处理器只有：C8X。
2，TMS320C54X内部硬件结构图3,TMS320C54X是16位定点处理器，采用改进的哈佛结构，降低了功耗，提高了并行性。
具有四组地址总线（PAB，CAB，DAB，EAB）、一组程序总线（PB）和三组数据总线（CB，DB，EB）：A.程序和数据空间分开，提高并行性，一个周期里可完成两个读和一个写操作；B. 数据可以在程序和数据空间这间进行传送；C. 程序总线（PB）传送从程序存储器来的指令代码和立即数；三组数据总线连接各种元器件，CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储中的数据；D. PB总线能把存储在程序空间的数据操作数（如系数表）传到乘法器的和加法器中进行乘/累加运算；或者在数据移动指令（MVPD和READA）中传送到数据空间。
这种能力加上双操作数读的特性，支持单周期三操作数指令的执行，如FIRS指令。
4，各部件简介:A. 中央处理单元一个40位的算术逻辑单元（ALU）外加两个独立的40位累加器（ACC A和ACC B）和一个40位桶形移位器；一个17×17位并行乘法器连到一专用40位加法器(完成非流水线的单周期的乘/累加操作)；比较/选择和存储单元（CSSU）（用于Viterbi操作的加/比较选择）；指数编码器（在单周期内计算一个40位累加器值的指数）；两个地址产生器，包括八个辅助寄存器和两个辅助寄存器算术单元；各种CPU寄存器（CPU寄存器是存储器映射的，能快速恢复和保存）。
B. 算术逻辑单元（ALU）用40位的算术逻辑单元（ALU）和两个40位的累加器（ACC A和ACC B）来完成二进制补码的算术运算。
ALU也能完成布尔运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2010年8月12日
2
第3章 TMS320C54x片内外设 3.1 通用 端口 通用I/O端口 每种C54x DSP芯片都含有两个通用I/O引脚： BIO 和XF 。 1. 跳转控制输入引脚 BIO 用于监视外部接口器件的状态。特别是在不允许打断，并 且时间要求十分严格的程序中，程序可以根据BIO的输入状态， 有条件地跳转，这种方法可以代替中断。 2. 外部标志输出引脚XF 外部标志输出引脚XF可以用于与外部接口器件的衔接信号， XF信号可以由软件控制。通过对外部ST1中的XF位置1得到高 电平。SSBX指令对状态寄存器进行置位1；RSBX指令对状态寄 存器进行复位0。
8位数据总线(HD0~HD7)与主机之间交换信息。因为C54x DSP的16位字的结构，主机与DSP之间数据传输必须包含两个连续 的字节。专用的HBIL引脚信号确定传输的是第1个还是第2个字节。 HPI控制寄存器HPIC的BOB位决定第1个或第2个字节放置在16位 字的高8位，而主机不必破坏两个字节的访问顺序。如果字节的传 输顺序被破坏，则数据可能会丢失，产生不可预测的结果。
6
2010年8月12日
第3章 TMS320C54x片内外设 2．定时器工作原理 ． C54x DSP定时器结构如图３.1所示。它由两个基本功能块 组成，即主定时器模块(PRD和TIM)、预定标器模块(TCR中的 TDDR和PSC等)及相应的逻辑控制电路。
图３.1 定时器结构图
2010年8月12日 7
2010年8月12日 10
第3章 TMS320C54x片内外设 锁相环PLL的配置分为硬件和软件两种 ： 1. 硬件配置的PLL 通过设定芯片的3个时钟模式引脚CLKMD1~3的电平，可 以选择片内振荡时钟与外部参考时钟的倍频。连接方式与倍频 值的关系列于下表：
2010年8月12日
11
第3章 TMS320C54x片内外设 2. 软件可编程PLL 软件可编程PLL是一种高度灵活的时钟控制方式，它的时钟 定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。 通过软件编程，可以选用以下两种时钟方式中的一种： （1）倍频模式：输入时钟乘以从0.25~15共31档比例系数之一； （2）分频模式：输入时钟CLKIN的2分频或4分频。 对PLL的编程是对时钟工作方式寄存器CLKMD编程，其 地址为0058H。可以实现各种时钟乘法系数，并且可以直接 接通或关断PLL。同时，PLL的锁定定时器可以延时PLL的转 换时钟时间，直到锁定为止。 CLKMD定义PLL模块的时钟配置，其各位的定义如表3.5，由 CLKMD所确定的PLL的乘法系数见表3.6，各位的含义如表3.7。
2010年8月12日
4
第3章 TMS320C54x片内外设
表3.1 片内定时器的3个存储器映像寄存器
地 址 0024H 0025H 0026H 寄存器名 TIM PRD TCR 说 明 定时寄存器 定时周期寄存器 定时控制寄存器
* 定时器寄存器(TIM) TIM加载周期寄存器(PRD)的值，并随计 数而减少。 * 定时器周期寄存器(PRD) PRD用于重载定时器寄存器(TIM)。
2010年8月12日 20
第3章 TMS320C54x片内外设 两个控制输入(HCNTL0和HCNTL1)表示哪个HPI寄存器被 访问，并且表示对寄存器进行哪种访问。这两个输入与HBIL 一起由主机地址总线位驱动。使用HCNTL0/1输入，主机可以 指定对三个HPI寄存器访问：HPI控制寄存器(HPIC)、HPI地址 寄存器(HPIA)或HPI数据寄存器(HPID)。
2010年8月12日
8
第3章 TMS320C54x片内外设 3. 定时器的初始化
初始化定时器的步骤如下： (1) 对寄存器TCR中的TSS位置1，停止定时器工作； (2) 装入TIM初值； (3) 装入PRD初值； (4) 装入TCR初始化TDDR和启动定时器；使TSS清0并产 生 CLKOUT信号，使TSS置位，重新装入定时初值。
2010年8月12日 15
第3章 TMS320C54x片内外设
HD(7～0)
数数数数
8 8
HPI 控控 寄数寄
16 MUX 16
DSP 数数
DSP 地地 MUX
地地寄数寄 接接控控 信信
HPI
数数
地地
HPI 数存寄存 HPI 接接
控控控控
2010年8月12日
图3. 2 HPI接口框图
16
第3章 TMS320C54x片内外设 HPI主要由五个部分组成 ： HPI存储器(DARAM)：用于TMS320C54x与主机间传送数据。 HPI地址寄存器(HPIA)：由主机对其直接访问，存放当前寻址 HPI存储单元的地址。 HPI数据锁存器(HPID)：由主机对其直接访问，存放当前进行 读/写的数据。 HPI控制寄存器(HPIC)：TMS320C54x和主机都能对其直接访 问，用于主处理器与DSP相互握手，实现相互中断请求。 HPI控制逻辑：用于处理HPI与主机之间的接口信号。
2010年8月12日
3
第3章 TMS320C54x片内外设
3.2 定时器
在工业应用中，计数器和定时器常用于检测和控制中的时序 协调及控制。 ’C54x的片内定时器是一个可编程的定时器，可用于周期地 产生CPU中断。定时器的最高分辨率为处理器的CP储器映像寄存器及相应的逻辑 控制电路组成。3个存储器映像寄存器的地址列于表3.1中。
2010年8月12日 22
第3章 TMS320C54x片内外设 表 HPIC寄存器的控制位描述 寄存器的控制位描述
表3.3 TCR各位的意义描述
位 15～12 11
10
名 称 保留位 Soft
Free
说
明
9～6 5 4 3～0
PSC TRB TSS TDDR
读总为 0 SOFT 和 FREE 结合使用 FREE SOFT 定时器操作 0 0 定时器立即停止工作 计数器减为 0 时停止工作 0 1 1 x 定时器继续运行(PRD 重新装入 TIM) 预定标计数器， 每个 CLKOUT 作减 1 操作， 减为 0 时， TDDR 值装入 PSC， TIM 减 1，PSC 的作用相当于预分频器 对此位置 1 将 PRD、TDDR 的值分别装入 TIM 和 PSC，此位总是读为 0 置 0 将启动定时器工作，置 1 将使定时器停止 定时器分频比， 以此数对 CLKOUT 分频后再去对 TIM 作减 1 操作； PSC 当 减为 0 时，此值装入 PSC
第3章 TMS320C54x片内外设 定时器的工作过程是将定时分频系数TDDR和周期数PRD分 别载入PSC和TIM寄存器中，并由组合逻辑电路控制定时器的运 行。如图3.1所示，定时器的基准工作脉冲由CLKOUT提供。每 来一个时钟脉冲，则预标定计数器PSC减1，当PSC减至0时，下 一个脉冲到来，PSC产生借位。借位信号分别控制定时计数器 TIM减1和或门2的输出重新将TDDR的内容加载预标定计数器 PSC，完成定时工作的一个基本周期。 定时器的基本定时周期T可由下式计算： T=CLKOUT*(TDDR+1)*(PRD+1)
第3章 TMS320C54x片内外设
第3章 TMS320C54x片内外设
3.1 通用 端口 通用I/O端口 3.2 定时器 3.3 时钟发生器 3.4 主机接口(HPI) 3.5 串行通信接口 串行通信接口SCI 3.6 串行外设接口 串行外设接口SPI 3.7 中断系统 本章小结 习 题
2010年8月12日 1
2010年8月12日 9
第3章 TMS320C54x片内外设 3.3 时钟发生器 时钟发生器为DSP提供时钟信号，由一个内部振荡器和一 个锁相环电路(PLL)组成，可以通过晶振或外部的时钟驱动。锁 相环电路能使时钟电源乘上一个特定的系数，得到一个内部 CPU时钟，故可以选择一个频率比CPU时钟低的时钟源。 TMS320C54x的外部参考输入可以用如下两种方式提供： (1) 与内部振荡器共同构成时钟振荡电路 将晶体跨接于TMS320C54x的两个时钟输入引脚X1与 X2/CLKIN之间，构成内部振荡器的反馈电路。 (2) 直接利用外部时钟 将一个外部时钟信号直接连接到X2/CLKIN引脚，X1引 脚悬空，此时内部振荡器不起作用。
* 定时器控制寄存器(TCR) TCR包含定时器的控制和状态位， 如表3.2所示。TCR各位的意义描述如表3.3所示。
2010年8月12日 5
第3章 TMS320C54x片内外设
表3.2 定时控制寄存器TCR
15～12 保留位 11 Soft 10 Free 9～6 PSC 5 TRB 4 TSS 3～0 TDDR
表3. 8 HPI用于主机和C54x DSP之间通信的寄存器
2010年8月12日
21
第3章 TMS320C54x片内外设
3. HPI控制寄存器(HPIC)
主机要通过HPI接口访问TMS320C54x片内RAM，首先要初始 化HPIC，然后设置HPIA，最后读写TMS320C54x的片内RAM，对 HIPD进行操作。HPIC是一个16位存储器映像寄存器，在数据存储 器空间的地址为002CH。 HPIC共有4个位用于控制HPI操作。这些位是BOB(选择第1 或第2个字节作为最高位)、SMOD(选择HOM或SAM模式)、 DSPINT和HINT(分别用于产生C54x DSP和主机中断)。 关于这些控制位的详细描述见下表:
第3章 TMS320C54x片内外设 C54x DSP系列中的外设并不完全相同，完整的片内外设配 置包括通用I/O端口、定时器、时钟发生器、主机接口HPI、A/D、 D/A转换器、串行通信接口SCI、串行外设接口和中断系统等。 下面对以下片内外设进行介绍 ： * 通用I/O端口 *定时器 *时钟发生器 *主机接口(HPI) * 串行通信接口SCI * 串行外设接口SPI * 中断系统
2010年8月12日