数字电子技术基础简明教程(第三版)第5章

Q1n 1=
Q0n T0
30 11 0 41 00 0
J1= K1 = Q0 = T1
51 01 0 61 10 0
J2= K2 = Q1Q0 = T2
71 11 1
80 00 0
(4) 用T ’型触发器构成的逻辑电路图
Q0
Q1
Q2
1
FF0
1J
1
FF1
1J
1
FF2
1J
C1
C1
C1
1K
1K
1K
Q0
Q1
FF1
& 无效状态 10 Y
& 1J
C1 Q1
0/0 1/1
1K
00 ← 10 → 11
CP
能自启动
(Mealy 型)
5.2 计数器 (Counter)
5.2.1 计数器的特点和分类 一、计数器的功能及应用
1. 功能： 对时钟脉冲 CP 计数。
2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。
J0 = Q2n , K0 = Q2n
Q0n+1 = Q2n Q0n + Q2nQ0n = Q2n
J1 = Q0n , K1 = Q0n J 2 = Q1n , K 2 = Q1n
Q1n+1 = Q0n Q1n + Q0nQ1n = Q0n Q2n+1 = Q1n Q2n + Q1nQ2n = Q1n
同步计数器 (Synchronous ∼) 异步计数器 (Asynchronous ∼)
TTL 计数器 CMOS 计数器
5.2.2 二进制计数器
计数器计数容量、长度或模的概念
计数器能够记忆输入脉冲的数目，即电路的有效 状态数 M 。
3 位二进制同步加法计数器：
M = 23 = 8
4 位二进制同步加法计数器：
驱 动 方 程
0Q1n+1 1
Q00n+1
= = =
XX0QQ1n0n 1 X=
= X0 Q0nQ1n + + X1Q0n Q1n XQ0n + X Q0n
XQ0n
Q1n
+ XQ1n Q0n 约束项
1
J1 = XQ0n
K1 = X
逻
辑X
图
1
FF0
1J
C1 Q0
1K
J0 = X K0 = X
Y = XQ1n
W (tn ) = G [ X (tn ),Q(tn )] (3) 状态方程
q1Q1
1J wJ1
qQl 2 存储电C1路1K wKk
CP
Q(tn+1 ) = H [W (tn ),Q(tn )]
2. 状态表、卡诺图、状态图和时序图
三、时序逻辑电路分类
1. 按逻辑功能划分： 计数器、寄存器、读/写存储器、 顺序脉冲发生器等。
Q2n+1Q1nQ0n
Q2n 00 01
00 0
Q1n+1Q1nQ0n
11 10 Q2n 00 01
1 1 00 1
Q0n+1Q1nQ0n
11 10 Q2n 00 01
1 0 01 1
11 00
11
10 0 1 1 10 1 1 0 10 0 0 0
Q2n+1 Q1n+1 Q0n+1
Q2n
Q1nQ0n
= Q1Q0 Q 2FF+0 Q2 Q0
约束项
FF1
FF2
&
Y
1
1J
& 1J
& 1J
C1
C1
C1
1K
1K
1K
CP
(Moore型)
[例 5.1.5] 设计 一个串行数据检测电路，要求输入 3 或 3 个以上数据1时输出为 1，否则为 0。
[解] 逻辑抽象，建立原始状态图
S0 — 原始状态(0) S1 — 输入1个1 X — 输入数据
2. 按时钟控制方式划分：
同步时序电路 触发器共用一个时钟 CP，要更新
状态的触发器同时翻转。
异步时序电路 电路中所有触发器没有共用一个 CP。
3. 按输出信号的特性划分：
Moore型
X(tn) 输入
Mealy型 组合 电路
Y(tn) 输出
组合 X(tn) 电路 输入
存储 电路
组合 电路
Y(tn)
输出
逻辑 抽象
状态转换 图（表）
状态 化简
最简状态 转换图（表）
逻辑 电路图
选定触发
求出 器的类型 电路方程式
驱动方程
（状态方程）
检查能否 自启动
2. 设计举例
[例 5.1.4] 按如下状态图设计时序电路。
000 /0 001 /0 010 /0
/0 011
100
/0 101
/1
Q2nQ1nQ0n
[解] 已给出最简状态图，若用同步方式：
/0 101
110
/0 111
/1
(2) 分析和选择触发器
FF2、FF1、FF0 Q2、Q1、Q0
设计方法一：按前述设计步骤进行 （P297 ∼ 299）
设计方法二： 按计数规律进行级联 来一个CP
CP Q2Q1Q0 C翻当转Q0一=1次，CP
00 10 20
00 01 10
当000到到Q来来1Q即即0=翻1翻，转CJ转0C==PKQ0 2=n
&
&
Q2 C
&
CP
(5) n 位二进制同步加法计数器级联规律：
i -1
∏ Ti = Qin−1Qin−2 LQ1nQ0n =
Q
n j
j=0
(3) 用T 型触发器构成的逻辑电路图
J0= K0 =1
FF0
1J
Q0
1
C1
1K
Q0
CP
J1= K1 = Q0
&
FF1
1J
Q1
C1
1K
Q1
&
FF0
1J
Q0
FF1
1J
Q2 0 0 0 1 1 1 0 Q1 0 0 1 1 1 0 0
Q0 0 1 1 1 0 0 0 Y
例5.1.2：试分析图示时序电路的逻辑功能
1•
FF0 1J C1
1K CP •
Q• Q
•
FF1 & 1J
•
Q•
C1 Q
1K
FF2 & 1J Q
C1 Q
1K
&Y
几个概念
有效状态：时序电路中，被利用了的状态 有效循环：时序电路中，有效状态形成的循环 无效状态：时序电路中，没有被用到的状态 无效循环：如果无效状态形成了循环 能自启动：无效状态在CP脉冲作用下能够进入有效
时序电路的设计步骤
1、画状态转换图或状态转换表
¾ 确定输入变量、输出变量、状态数 ¾ 取原因或条件作为输入变量，结果作为输出变量。 ¾ 对输入、输出和电路状态进行定义，对电路状态顺序进
行编号。 ¾ 按设计要求画出状态转换图或状态转换表。
2、状态化简
¾ 将两个或多个等价状态合并成一个状态，等价状态的合 并使电路的状态数目减少，电路简单。
选用 JK 触发器 驱动方程
Q1n+1 = Q/02 Q1Q/10 + Q1Q0 Q2n+=111Q=01Q→Q101能Q(1Q01自→+2启+Q00动Q20Q2 )0+ Q2 Q0
J0 = K0 = 1 J1 = Q2Q0 , K1 = Q0 J 2 = Q1Q0 , K2 = Q0
=逻Q1辑Q图0 Q2 + Q1Q0Q2 + Q2 Q0
S2 — 连续输入 2 个 1 S3 — 连续输入 3 或 3 个以上 1
Y — 输出数据
0/0
S0 1/0 S1 1/0 S2 1/1 S31/10/0Fra bibliotek0/0
0/0
状态化简
0/0
S0 1/0 S1 1/0 S2
1/1
0/0
0/0
状态分配、状态编码、状态图
0/0
0S00 1/0 0S11 1/0 1S12
Q2n+1 = Q1n Q1n+1 = Q0n 计算，列状态转换表
Q0n+1 = Q2n Y = Q2n Q1n Q0n 画状态转换图
CP Q2 Q1 Q0 Y
0 000 1 1 001 1 2 011 1 3 111 1 4 110 1 5 100 0
0 010 1 1 101 1 2 010 1
M = 24 = 16
n 位二进制同步加法计数器：
M = 2n
000
111
/1
0000
1111
/1
一、二进制同步计数器 1. 3位二进制同步加法计数器 (1) 结构示意框图与状态图
CP
三位二进制同步 Carry
输入计数脉冲
加法计数器
送给高位的进位信号
000
/0 001
/0 010
/0 011
/0
/0 100
1/1
0/0
0/0
选触发器、写方程式
M = 3，取 n = 2 S0 = 00 S1 = 01 S2 = 11
选 JK ( ↑ ) 触发器,同步方式
输出方程 Y = XQ1n
QY01 X
Q1nQ0n
00 01
00 0
11 10
0×
1 01 10 1 ×
状态方程
Q1n+1 = XQ0n Q0n+1 = X
二、计数器的特点 1. 输入信号： 计数脉冲 CP 2. 主要组成单元： 时钟触发器
Moore 型
三、 计数器的分类
按数制分：
二进制计数器 十进制计数器 N 进制(任意进制)计数器
按计数 方式分：
加法计数器 减法计数器 可逆计数器 (Up-Down Counter)
按触发器翻转 是否同时分：
按开关 元件分：
输出方程 QY2nQ1nQ000n 01 11 10 00 0 0 0
Y = Q2Q0 为方便，略去
状态方程 1 0 1 × ×
右上角 标n。
QQ01n2n++111Q1nQ0n Q2n 00 01 11 10 0 01 100 10 10
×
1 10 0
×
Q0n+1 = Q0 Q1n+1 = Q 2 Q1Q0 + Q1Q0 Q2n+1 = Q1Q0 + Q2 Q0
2. 电路组成特点
(1) 与时间因素 (CP) 有关； (2) 含有记忆性的元件(触发器)。
y输1 y出j w1 wk
二、时序电路逻辑功能表示方法
1. 逻辑表达式 (1) 输出方程
xx11
y1 y1
xxi2
组合逻辑 电路
y2 yj
Y (tn ) = F [ X (tn ),Q(tn )] (2) 驱动方程
… … … … … …
… … …
→
… …
…
第五章 时序逻辑电路
概述 5.1 时序电路的基本分析和设计方法
Z5.1.1 时序电路的基本分析方法 Z5.1.2 时序电路的基本设计方法
5.2 计数器
Z5.2.1 计数器的特点和分类 Z5.2.2 二进制计数器 Z5.2.3 十进制计数器 Z5.2.4 N进制计数器
¾ 等价状态：两个状态在输入相同的条件下，转换到同一 个次态，而且得到相同的输出。
3、状态分配
¾ 时序电路的状态是用触发器的状态组合来表示的，因此 需要确定触发器的数目。
4、确定FF类型并求驱动方程和输出方程 5、按照驱动和输出方程画出逻辑图 6、检查所设计的电路是否能自启动
Q检0n+查1 =能Q否0 自启动：
5.3 寄存器
Z5.3.1 寄存器的主要特点和分类 Z5.3.2 基本寄存器 Z5.3.3 移位寄存器 Z5.3.4 移位寄存器型计数器
概述
一、时序电路的特点
1. 逻辑功能特点
输x1
任何时刻电路的 入xi
输出，不仅和该时刻
的输入信号有关，而
q1
且还取决于电路原来 的状态。
ql
组合逻辑 电路
存储电路
Q
存储 电路
W
CP
CP
Y (tn ) = F [Q(tn )]
Y (tn ) = F [ X (tn ),Q(tn )]
5.1 时序电路的基本分析和设计方法
5.1.1 时序电路的基本分析方法 一、 分析的一般步骤
时钟方程
时序电路 输出方程
特
驱动方程
性 方
程
状态方程
状态表
计算 状态图
CP 触
发 时序图 沿
二、 分析举例 [例 5.1.1]
&
Y
方法1 [解] 写方程式
FF0 1J
Q0
C1
1K Q0
FF1 1J
Q1
C1
1K Q1
FF2
1J C1 1K
Q2
时钟方程
CP0 = CP1 = CP2 = CP
Q2
输出方程
CP (同步)
(Moore 型) Y = Q2n Q1n Q0n
驱动方程 特性方程 状态方程
1
FF2 、FF1 、FF0
00
01
11 10
0 001 011 111 101
1 000 010 110 100
000 → 001 → 011
100 110 111 →
010 101
→
→ →→
画时序图 /1 /1 /1 /1 /1
000 001 011 111 110 100 CP下降沿触发
/0 CP 1 2 3 4 5 6
Q1
1
C1
C1
1K
1K
Q0
Q1
CP
J2= K2 = Q1Q0
FF2
&
C
串行进位
1J
Q2
触发器
C1 1K
负载均匀
Q2
&
C
FF2
并行进位
1J C1
Q2
低位触发
1K
器负载重
Q2
2. 3 位二进制同步减法计数器
CP Q2Q1Q0 B
0 000 1 1 111 0 2 110 0 3 101 0 4 100 0 5 011 0 6 010 0 7 001 0
循环，说明该电路能自启动。 不能自启动：无效状态在CP脉冲作用下不能进入有
效循环，则该电路不能自启动。
例5.1.3：试分析图示时序电路的逻辑功能。
FF0
1J
Q•
C1 Q
1K
CP •
FF1 Q
1J
C1 Q
1K
FF2
& 1J Q
Y
C1 Q
1K
5.1.2 时序电路的基本设计方法 1. 设计的一般步骤
时序逻辑 问题
/1 000 001
/1 011
/1111
/1110
/1 100
/0 有效状态和有效循环 010 /1 101
无效状态和无效循环 /1