CMOS 模拟集成电路课件完整

反偏电压将使耗尽区变宽，从而降低了有效沟道深度。因此，需 要施加更大的栅极电压以弥补沟道深度的降低，VSB偏压会影响 MOSFET的有效阈值电压VTH。随着VSB反偏电压的增加导致VTH的增 加，这种效应称为“体效应”。这种效应也称为“衬底偏置效应” 或“背栅效应”。
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
是 工艺制造
测试与验证
是否满足系统规范
否
是
6
产品
1.4 课程结构
Ch15 版图
2020595?12电路抽象层次2020596?13模拟集成电路设计一般产品描述想法系统规范要求的定义系统设计电路模块规范定义电路实现电路仿真物理版图设计物理版图验证寄生参数提取及后仿真工艺制造测试与验证产品是否满足系统规范否是是否满足系统规范是否满足系统规范否否是是系统电路属性规范分析属性规范系统电路1设计系统电路2系统电路3??2020597systemscircuitsdevicesch1绪论ch5单级放大器ch6差分放大器ch3电流源电流镜ch4基准源ch7频率响应ch8噪声ch9反馈ch10运算放大器ch11稳定性和频率补偿ch12比较器ch13开关电容电路ch2mos器件ch14dacadcsimplecomplex14课程结构ch15版图20205982
BSIM2 – 3rd 代：BSIM3，MOS model9，EKV(Enz-Krummenacher-Vittoz)
• BSIM3v3 是目前工艺厂家提供最常用的SPICE模型. （UC Berkeley） BSIM 网址: /~bsim3
2020/5/9
10
– 2.3 MOSFET器件的I/V特性 NMOS
• 截止区 (VGS<VTH) ID＝0
当VGS≥VTH,
• 三极管区（线性区）（VDS<VGS-VTH）
• 饱和区（VDS≥VGS-VTH）
iD
1 2
nCox
W L
(vGS
VTH )2
2020/5/9
1 2
K'
W L
(vGS
VTH )2
iD
iBD
B
iBS
vBS
CBS
rS
CGB
S
2020/5/9
18
– 2.4.2 MOSFET小信号模型
• 理解小信号模型
2020/5/9
19
– 2.4.2 MOS 小信号模型
gm
iD vGS
vDS 常数
gm
K'
W L
(VGS
VTH )
2K ' W L
I
D
2ID
1 ro
1 rds
gds
iD vDS
2020/5/9
27
– SPICE的器件关键字
Device type 电阻
电容
电感
二极管
NPN或PNP双极型晶体管 N沟或P沟结型场效应晶体管 N型或P型MOS场效应晶体管
GaAs场效应晶体管 电压控制开关
2020/5/9
电流控制开关 互感
Key words
R
C
L
D
Q
J
M
B
S
W
K
28
– 例子: 采用SPICE仿真MOSFET的I/V特性
Ch6 差分放大器
2020/5/9
Ch1 绪 论
7
2. MOSFET器件和模型
• 2.2 MOSFET器件结构
（NMOS）
• 栅（G: gate）、源（S: source）、漏（D: drain）、衬底（B: bulk）
2020/5/9
8
• PMOS • CMOS
2020/5/9
9
– MOS符号
• SPICE: Simulation Program With Integrated Circuit • 在仿真时，SPICE需要每个器件具有精确模型. • 发展历程：
– 1st 代：MOS1，MOS2，MOS3； – 2nd 代：BSIM (Berkeley Short-Channel IGFET Model) ，HSPICE level＝28，
ID | VM
| ID
gmb
Hale Waihona Puke iD VTHVTH vSB
gm
VTH vSB
gm
2
2 | Fp | VSB
gm
2020/5/9
20
• 思考：
gm
K'
W L
(VGS
VTH )
2K ' W L
I
D
2ID
2ID VGS VTH
？gm∝ID 还是 ∝ID1/2
2020/5/9
21
– 2.4.3 MOSFET噪声模型
– MOS器件的寄生电容
• CBD和CBS是漏区/源区与衬底之间的PN结耗尽区电 • C2是栅与沟道之间的氧化层电容 • C4是沟道与衬底之间的耗尽层电容，其会随偏压的变化而变化 • C1、C3和C5是多晶硅栅与源区或漏区交叠而产生的交叠电容
2020/5/9
17
等效电容:
D
rD
CBD
CGD
vBD
G CGS
vGS VTH n(kT / q)
2020/5/9
15
• 2.4 MOSFET器件模型
– 2.4.1 大信号模型
• MOSFET器件 I/V 特性 • 衬底与源漏之间的PN结 • 源/漏-衬底结、源/漏极欧姆接触电阻 • 栅/源/漏/衬底之间的寄生电容
2020/5/9
16
• 2.4 MOSFET器件模型
CMOS 模拟集成电路
绪论 MOSFET器件及模型
Outline
• 1. 绪论 • 2. MOS器件与模型
– 2.1 引言 – 2.2 MOSFET器件结构 – 2.3 MOSFET器件的I/V特性 – 2.4 MOS器件模型 – 2.5 MOSFET电路的Spice仿真
2020/5/9
2
1. 绪论
• 电路理论基础: 模拟电路, 器件模型, 集成电路基础
• 教材
– CMOS模拟集成电路，清华大学出版社，2020,03, ISBN 978-7-302-54022-9
• 参考文献:
•P. R. Gray, P. J. Hurst, S. H. Lewis, and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, Fifth Edition. New York: Wiley, 2009. •B. Razavi, Design of Analog CMOS Integrated Circuits. New York: McGraw-Hill, 2001. •P. E. Allen, D. R. Holberg, CMOS Analog Circuit Design, Second Edition, Oxford University Press, 2002 •R. J. Baker, CMOS Circuit Design Layout and Simulation, Third Edition, John Wiley & Sons, Inc. 2010 •Adel S. Sedra, Kenneth C. Smith, Microelectronic Circuits, Seventh Edition, New York, Oxford University Press, 2015 •BSIM3, /models/bsim3 •杨之廉，超大规模集成电路设计方法学导论，清华大学出版社，1999 •BSIM Group, /models/ •Kenneth S. Kundert, The Designer’s Guide to Spice and Spectre, Springer,1995 •Muhammad H. Rashid著，王永生等译，电子电路分析与设计, 第二版(Microelectronic Circuits Analysis and Design, Second Edition)，清华大学出版社，2015（Cengage Learning, 2011） •叶以正，来逢昌，集成电路设计，第二版，清华大学出版社，2016 •K. R. Laker, Willy M. C. Sansen, Design of Analog Integrated Circuits and Systems, McGraw-Hill, Inc. 1994 •T. C. Carusone, D. A. Johns, K. W. Martin, Analog Integrated Circuit Design, Second Edition, John Wiley & Sons, Inc. 2011 •Johan F. Witte, Kofi A.A. Makinwa, Johan H. Huijsing, Dynamic Offset Compensated CMOS Amplifiers, Springer, 2009.
1 2
(vGS
VTH )2
11
PMOS
2020/5/9
截止区 三极管区（线性区） 饱和区
12
• 二级效应
– 沟道长度调制效应
漏-源电压vDS会调制有效沟道长度.
1/ L
iD
1 2
nCox
W L
(vGS
VTH )2 (1
vDS )
λ 为沟道长度调制系数.
2020/5/9
13
• 二级效应
– 体效应
2 | Fp | vSB 2 | Fp |
2020/5/9 γ为“体效应系数”或称为“衬偏系数”
VTH 0
VTH
14
• 二级效应
– 亚阈值导通
当vGS ≈VTH时，仍然存在漏源电流,
iD
I D0
W L
exp
vGS n(kT /
q)
其中，n是亚阈值斜率因子，典型情况大于1 小于3，ID0是一个依赖于工艺的参数，k 是 波尔兹曼常数，T是开尔文温度，q是电子电 荷。MOSFET进入弱反型区的点可以近似表 示为
2020/5/9
3
1.1 模拟电路与数字电路
Why Analog Integrated Circuits?
Why CMOS Analog Integrated Circuits?
2020/5/9
4
• 1.2 电路抽象层次
2020/5/9
5
• 1.3 模拟集成电路设计
分析
系统/电路
属性/规范
2020/5/9
• SPICE仿真器：
– HSPICE；SPECTRE；PSPICE；ELDO – WinSPICE；Spice OPUS
2020/5/9
23
2.5 SPICE仿真
2020/5/9
24
– 例子: 采用SPICE仿真MOSFET的I/V特性
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
← 结束语句
2020/5/9
26
– 例子: 采用SPICE仿真MOSFET的I/V特性
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u ← 电路描述
2020/5/9
25
– 例子: 采用SPICE仿真MOSFET的I/V特性
*Output Characteristics for NMOS ← 标题 M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
D
in2rS
4kT rS
f
in2rD
4kT rD
f
rD
in2rD Cbd
Cgd
rbd
G
gmvgs
B
Cgs
gmbvbs ro
in2D rbs
in2D
8k
Tgm (1 3
)
Kf' ID f Cox L2
f
Cbs
rS
i2
nrS
Cgb
S
2020/5/9
22
– 2.4.4 MOS SPICE模型