A1半导体工艺生产流程(1)

Al半导体工艺生产流程
一、洁净室
通常的机械加工是不露要洁净室(dean room)的，由于加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。

但进入半导体组件或者微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或者断路的严重后果。

为此，所有半导体制程设备，都务必安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。

洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英I尺的洁净室空间内，平均只有粒径0.5 微米以上的粉尘10粒。

因此class后头数字越小，洁净度越佳，当然其造价也越昂贵(参见图2-1)。

为营造洁净室的环境，有专业的建造厂家，及其有关的技术与使用管理办法如下：
1、内部要保持大于一大气压的环境，以确保粉尘只出不进。

因此需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。

2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。

换言之，鼓风机加压多久，冷气空调也开多久。

3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或者机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。

4、所有建材均以不易产生静电吸附的材质为主。

5、所有人事物进出，都务必通过空气吹浴(air shower)的程序，将表面粉尘先行去除。

6、人体及衣物的毛屑是一项要紧粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外, 均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。

)当然，化妆是在禁绝之内，铅笔等也禁止使用。

7、除了空气外，水的使用也只能限用去离子水(DlWater,de-ionized water)。

一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(CarrierchanneI), 影响半导体组件的工作特性。

去离子水以电阻率(resistivity)来定义好坏，通常要求至17.5MC-Cm以上才算合格；为此需动用多重离子交换树脂、Ro逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。

由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！
8、洁净室所有用得到的气源，包含吹干晶圆及机台空压所需要的，都得使用氮气(98%),吹干晶圆的氮气其至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与保护费用！
二、晶圆制作
硅晶圆(silicon wafer)是一切集成电路芯片的制作母材。

既然说到晶体，显然是通过纯炼与结晶的程序。

目前晶体化的制程，大多是采「柴可拉斯基」(CZyCraSky)拉晶法(CZ法)。

拉晶时，将特定晶向(Orientation) 的品种(Seed),浸入过饱与的纯硅熔汤(MeIt)中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒(ingot)。

晶棒的阻值假如太低，代表其中导电杂质(impuritydopant)太多，还需通过FZ法(floating-zone)的再结晶(re-crystallization),将杂质逐出，提高纯度与阻值。

辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，箱予以机械加工修边，然后以X光绕射法，定出主切面(Primaryflat)的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。

最后通过粗磨(lapping).
化学蚀平(chemical etching)与抛光(polishing)等程序，得出具表面粗糙度在0.3微米下列抛光面之晶圆。

(至于晶圆厚度，与其外径有关。

)
刚才题及的晶向，与硅晶体的原子结构有关。

硅晶体结构是所谓「钻石结构」(diamond-structure),系由两组面心结构(FCC),相距(1/4,1/4,1/4)晶格常数(latticeconstant：即立方晶格边长)筏合而成。

我们依米勒指针法(MiIIerindex),可定义出诸如：｛100｝、｛111｝、｛110｝等晶面。

因此晶圆也因之有<100｝> ｛111｝、｛110｝等之分野。

有关常用硅晶圆之切边方向等信息，请参考图2-2.现今半导体业所使用之硅晶
圆，大多以｛100｝硅晶圆为主。

其可依导电杂质之种类，再分为P型（周期表In族）与n型（周期表V 族）。

由于硅晶外貌完全相同，晶圆制造厂因此在制作过程中，加工了供辨识的记号：亦即以是否有次要切面（SeCondaryfIat）来分辨。

该次切面与主切面垂直，P型晶圆有之，而n型则阙如。

｛100｝硅晶圆循平行或者垂直主切面方向而断裂整齐的特性，因此很容易切成矩形碎块，这是早期晶圆切割可用刮晶机（Seriber）的原因（它并无真正切断芯片,而只在表面刮出裂痕,再加以外力而整齐断开之。

）事实上，硅晶的自然断裂面是｛111｝,因此尽管得到矩形的碎芯片，但断裂面却不与｛100｝晶面垂直！
下列是订购硅晶圆时，所能说明的规格：项目说明
晶面｛100｝、｛111｝、｛110｝土Io
外倒明34 5 6
厚度（微米）300~450 450~600 550~650 600~750（±25）
杂质P型、n型
阻值（C-Cm） 0.01 （低阻值）〜100 （高阻值）
制作方式CZ、FZ （高阻值）
抛光面单面、双面
平坦度（埃）300 2 3,000
三、半导体制程设备
半导体制程概分为三类：（1）薄膜成长，（2）微影罩幕，（3）蚀刻成型。

设备也跟着分为四类：（a）高温炉管，（b）微影机台，©化学清洗蚀刻台，（d）电浆真空腔室。

其中（a）~©机台依序对应（1）~（3）制程，而新近进展的第（d）项机台，则分别应用于制程（1）与（3）。

由于坊间不乏介绍半导体制程及设备的中文书籍，故本文不刻意锦上添花，连就笔者认为较有趣的观点，描绘一二！
（一）氧化（炉）（Oxidation）
对硅半导体而言，只要在高于或者等于105（TC的炉管中，如图2-3所示，通入氧气或者水汽，自然能够将硅晶的表面予以氧化，生长所谓干氧层（dryz/gate OXide）或者湿氧层（wet /field oxide）,当作电子组件电性绝缘或者制程掩膜之用。

氧化是半导体制程中，最干净、单纯的一利|；这也是硅晶材料能够取得优势的特性之一（他种半导体，如加化钱GaAs,便无法用此法成长绝缘层，由于在550C左右，础化镇已解离释放出础！）硅氧化层耐得住850°C ~ 1050°C的后续制程环境，系由于该氧化层是在前述更高的温度成长；只是每生长出1微米厚的氧化层，硅晶表面也要消耗掉0.44微米的厚度。

下列是氧化制程的一些要点：
（1）氧化层的成长速率不是一直维持恒定的趋势，制程时间与成长厚度之重复性是较为重要之考量。

（2）后长的氧化层会穿透先前长的氧化层而堆积于上；换言之，氧化所需之氧或者水汽，势必也要穿透先前成长的氧化层到硅质层。

故要生长更厚的氧化层，遇到的阻碍也越大。

通常而言，很少成长2微米厚以上之氧化层。

（3）干氧层要紧用于制作金氧半（MoS）晶体管的载子信道（channel）；而湿氧层则用于其它较不严格讲究的电性阻绝或者制程罩幕（masking）。

前者厚度远小于后者，IOoO~ 1500埃已然足够。

（4）对不一致晶面走向的晶圆而言，氧化速率有异：通常在相同成长温度、条件、及时间下，｛111｝厚度叁｛110｝厚度＞｛100｝厚度。

（5）导电性佳的硅晶氧化速率较快。

（6）适度加入氯化氢（HCI）氧化层质地较佳；但因容易腐蚀管路，已渐少用。

（7）氧化层厚度的量测，可分破坏性与非破坏性两类。

前者是在光阻定义阻绝下，泡入缓冲过的氢氨酸（BOE. Buffered Oxide Etch,系HF与NH4F以1： 6的比例混合而成的腐蚀剂）将显露出来的氧化层去
除，露出不沾水的硅晶表面，然后去掉光阻，利用表面深浅量测仪(SUrfaCePrOfiIerOralPhaSteP),得到有无氧化层之高度差，即其厚度。

(8)非破坏性的测厚法，以椭偏仪(ellipsometer)或者是毫微仪(nano-spec)最为普遍及准确，前者能同时输出折射率(refractive index：用以评估薄膜品质之好坏)及起始厚度b与跳阶厚度a (总厚度t = ma + b),实际厚度(需确定m之整数值)，仍需与制程经验配合以判读之。

后者则还务必事先明白折射率来反推厚度值。

(9)不一致厚度的氧化层会显现不一致的颜色，且有2000埃左右厚度即循环一次的特性。

有经验者也可单凭颜色而推断出大约的氧化层厚度。

只是若超过1.5微米以上的厚度时,，氧化层颜色便渐不明显。

(二)扩散(炉)(diffUSion)
1、扩散搀杂
半导体材料可搀杂n型或者P型导电杂质来调变阻值，却不影响其机械物理性质的特点，是进一步制造出p-n接合面(p-n junction)、二极管(diode)、晶体管(transistor)、以至于大千婆娑之集成电路(IC) 世界之基础。

而扩散是达成导电杂质搀染的初期重要制程。

众所周知，扩散即大自然之输送现象(transport phenomena)；质量传输(mass transfer)、热传递(heat transfer),与动量传输(momentumtransfer：即摩擦拖戋)皆是事实上然的”种已知现象。

本杂质扩散即属于质量传输之一种，唯褥要在850。

C以上的高温环境下，效应才够明显。

由因此扩散现象，杂质浓度C (concentration：每单位体积具有多少数目的导电杂质或者载子)服从扩散方程式如下：
这是一条抛物线型偏微分方程式，同时与扩散时间t及扩散深度X有关。

换言之，在某扩散瞬间(t固定)，杂质浓度会山最高浓度的表面位置，往深度方向作递减变化，而形成一随深度X变化的浓度曲线；另一方面，这条浓度曲线，却又随着扩散时间之增加而改变样式，往时间无穷大时，平坦一致的扩散浓度分布前进！
既然是扩散微分方程式，不一致的边界条件(boundaryconditions)施予，会产生不一致之浓度分布外形。

固定表面浓度(COnStantSUrfaCeConCentration)与固定表面搀杂量(constant surface dosage).是两种常被讨论的具有解析精确解的扩散边界条件(参见图2Y)： 2、前扩散(Pre-deposition)
第一种定浓度边界条件的浓度解析解是所谓的互补误差函数(ComPIementary error function),其对应之扩散步骤称之「前扩散」，即我们通常熟悉之扩散制程；当高温炉管升至工作温度后，把待扩散晶圆推入炉中，然后开始释放扩散源(P型扩散源通常是固体呈晶圆状之氮化硼［boron-nitride】芯片，n型则为液态P0CI3之加热蒸气)进行扩散。

其浓度剖面外形之特征是杂质集中在表面，表面浓度最高，并随深度迅速减低，或者是说表面浓度梯度(gradient)值极高。

3、后驱入(post drive-in)
第二种定搀杂量的边界条件，具有高斯分布(GaUsSian distribution)的浓度解析解。

对应之扩散处理程序叫做「后驱入」，即通常之高温退火程序；基本上只维持炉管的驱入工作温度，扩散源却不再释放。

或者问日：定搀杂量的起始边界条件自何而来？答案是「前扩散」制程之结果：盖先前「前扩散」制作出之杂质浓度集中于表面，可近似一定搀杂量的边界条件也！
至于为什么扩散要分成此二类步骤，当然不是为了投数学解析之所好，而是因应阻值调变之需求。

原先「前扩散」的杂质植入剂量很快达到饱与，即使拉长「前扩散」的时间，也无法大幅增加杂质植入剂量，换言之，电性上之电阻率(resistivity)特性很快趋稳固；但「后驱入」使表面浓度及梯度减低(因杂质由表面往深处扩散)，却又营造出再一次「前扩散」来增加杂质植入剂量的机会。

因此，借着多次反复的「前扩散」与「后驱入」，既能调变电性上之电阻率特性，又可改变杂质电阻之有效截面积，故依大家熟知之电阻公式；其中是电阻长度可设计出所带导电区域之扩散程序。

4、扩散之其它要点，简述如下：
(1)扩散制程有批次制作、成本低廉的好处，但在扩散区域之边缘所在，有侧向扩散的误差，故限制其在次
微米(SUb-micron)制程上之应用。

(2)扩散之后的阻值量测，通常以四探针法(four-point probe method)行之，示意参见图2-5.目前市面已有多种商用机台可供选购。

(3)扩散所需之图形定义(Pattern)及遮掩(masking),通常以氧化层(OXide) 充之，以抵挡高温之环境。

一微米厚之氧化层，已足敷通常扩散制程之所需。

(二)微影(PhOtO-Lithography)
1、正负光阻
微影光蚀刻术起源于照相制版的技术。

自1970年起，才大量使用于半导体制程之图形转写复制。

原理即利用对紫外线敏感之聚合物，或者所谓光阻(PhOtO-resist)之受曝照与否，来定义该光阻在显影液(developer)中是否被蚀除，而最终留下与遮掩罩幕，即光罩(mask)相同或者明暗互补之图形；相同者称之「正光阻」(POSitiVereSist),明喑互补者称之「负光阻」(negative resist),如图2-6所示。

通常而言，正光阻，如AZ-1350、AZ-5214. FD-6400L 等，其分辨率及边缘垂直度均佳，但易变质，储存期限也较短(约半年到一年之间)，常用于学术或者研发单位：而负光阻之边缘垂直度较差，但可储存较久，常为半导体业界所使用。

2、光罩
前段述及的光罩制作，是微影之关键技术。

其制作方式经几十年之演进，已由分辨率差的缩影机(山数百倍大的红胶纸［rubby-lith］图样缩影)技术，改良为直接以计算机辅助设计制造(CAD/CAM)软件操纵的雷射束(Iaser-beam)或者电子束＜E-beam)书写机，在具光阻之石英玻璃板上进行书写(曝光)，分辨率 (最小线宽)也改进到微米的等级。

由于激光打印机的分辨率越来越好，未来某些线宽较粗的光罩可望直接以打印机出图。

举例而言，3386dpi 的出图机，最小线宽约为七微米。

3、对准机/步进机
在学术或者研发单位中之电路布局较为简易，一套电路布局可全部写在一片光罩中，或者甚至多重复制。

加上使用之硅晶圆尺寸较小，配合使用之光罩本来就不大。

因此搭配使用之硅晶圆曝光机台为通常的「光罩对准机」(mask aligner,如图2-7)。

换言之，一片晶圆只需一次对准曝光，便可进行之后的显影及烤干程序。

但在业界中，使用的晶圆大得多，我们不可能任意造出7时或者9时大小的光罩来进行对准曝光：一来电子束书写机在制备这样大的光罩时，会耗损巨量的时间，极不划算；二来，大面积光罩进行光蚀刻曝光前与晶圆之对准，要因应大面积精密定位及防震等问题，极为棘手！因此工业界多使用步进机(StePPer) 进行对准曝光；也就是说，即使晶圆大到6或者8时，但光罩大小还是小小的1~2口寸见方，一则光罩制备快速，二则小面积对准的问题也比较少；只是要曝满整片晶圆，要花上数十次「对准一曝光一移位」的重复动作。

但即便如此，因每次「对准一曝光一移位」仅费时1秒左右，故一片晶圆的总曝光时间仍操纵在1分钟以内，而保持了工厂的高投片率(high through-put：即单位时间内完成制作之硅芯片数。

)图2-7 双面对准曝光对准系统(国科会北区微机电系统研究中心).
4、光阻涂布
晶圆上微米厚度等级的光阻，是使用旋转离心(SPin-Coating)的方式涂布上去。

光阻涂布机如图2-8所示。

其典型程序包含：
(1)晶圆表面前处理(pre-baking)：即在150℃下烘烤一段时间。

若表面无氧化层，要另外先上助粘剂(primer),如HMDS∙再降回室温。

换言之，芯片表面在涂敷光阻前要确保是亲水性(hydrophilic)。

(2)送晶圆上真空吸附的转台，注入(dispensing)光阻，开始由低转速甩出多余的光阻并均布之，接着以转速数千rpm,减薄光阻至所褥厚度。

(3)将晶圆表层光阻稍事烤干定型，防止沾粘。

但不可过干过硬，而妨碍后续的曝光显影。

通常光阻涂布机的涂布结果是厚度不均。

特别在晶圆边缘部份，可能厚达其它较均匀部份的光阻3倍以上。

另外，为了确保光阻全然涂布到整片晶圆，通常注入光阻的剂量，是真正涂布粘着在晶圆上之数十甚至数
百倍，极其惋惜；由于甩到晶圆外的光阻中有机溶剂迅速挥发逸散，成份大变，不能回收再使用。

5、厚光阻
德国KarI-SUSS公司开发了一种新型的光阻涂布机，称之GYRSET?,如图2-9所示，其卖点在于强调可减少一半的光阻用量，且得出更均厚的光阻分布。

其原理极为单纯：只是在真空转台上加装了跟着同步旋转的盖子。

如此一来，等于强迫晶圆与盖子之间的空气跟着旋转，那么光阻上便无高转速差的粘性旋转拖曳作用。

故光阻在被涂布时，其与周遭流体之相对运动并不明显，只是离心的彻体力效果，使光阻稳固地、且是呈同心圆状地向外涂布。

根据实际使用显示，GYRSET?只需通常涂布机的55%光阻用量。

另外，其也可应用于厚光阻之涂布(厚度自数微米至数百微米不等)。

受涂基板也可由晶圆改为任意的工作外型，而不可能造成边缘一大部份面积厚度不均的花花外貌。

［注］厚光阻是新近进展出来，供微机电研究使用的材料，如IBM的SU-8系列光阻，厚度由数微米至IOO 微米不等，以GYRSET?涂布•后，通过严格的烘干程序，再以紫外线或者准分子雷射(excimer laser)进行曝光显影后，所得到较深遂的凹状图案，可供进一步精密电铸(electro-forming)的金属微结构成长填塞。

这种加工程序又称之「仿LIGA」制程(PoormanSLIGA),即「异步X光之深刻模造术」。

(F 蚀刻(EtChing)
蚀刻的机制，按发生顺序可概分为！■反应物接近表面」、「表面氧化」、I^表面反应」、「生成物离开表面」等过程。

因此整个蚀刻，包含反应物接近、生成物离开的扩散效应，与化学反应两部份。

整个蚀刻的时间，等因此扩散与化学反应两部份所费时间的总与。

二者之中孰者费时较长，整个蚀刻之快慢也卡在该者,故有所谓Γreaction limited J 与Γdiffusion limited I 两类蚀刻之分。

1、湿蚀刻
最普遍、也是设备成本最低的蚀刻方法，其设备如图2-10所示。

其影响被蚀刻物之蚀刻速率(etching rate) 的因素有三：蚀刻液浓度、蚀刻液温度、及搅拌(StirTing)之有无。

定性而言，增加蚀刻温度与加入搅拌，均能有效提高蚀刻速率；但浓度之影响则较不明确。

举例来说，以49%的HF蚀刻Si02,当然比BOE (Buffered-Oxide- Etch：HF： NH4F=1: 6)快的多；但40%的KOH 蚀刻Si 的速率却比20%KoH 慢!湿蚀刻的配方选用是一项化学的专业，关于通常不是这方面的研究人员，务必向该化学专业的同侪请教。

一个选用湿蚀刻配方的重要观念是「选择性」(SeleCtiVity),意指进行蚀刻时，对被蚀物去除速度与连带对其他材质(如蚀刻掩膜；etching mask.或者承载被加工薄膜之基板：substrate)的腐蚀速度之比值。

一个具有高选择性的蚀刻系统，应该只对被加工薄膜有腐蚀作用，而不伤及一旁之蚀刻掩膜或者其下的基板材料。

⑴等向性蚀刻(isotropic etching)
大部份的湿蚀刻液均是等向性，换言之，对蚀刻接触点之任何方向腐蚀速度并无明显差异。

故一旦定义好蚀刻掩膜的图案，暴露出来的区域，便是往下腐蚀的所在；只要蚀刻配方具高选择性，便应当止于所该止之深度。

然而有鉴于任何被蚀薄膜皆有其厚度，当其被蚀出某深度时，蚀刻掩膜图案边缘的部位渐与蚀刻液接触，故蚀刻液也开始对蚀刻掩膜图案边缘的底部，进行蚀掏，这就是所谓的下切或者侧向侵蚀现象(undercut)。

该现象造成的图案侧向误差与被蚀薄膜厚度同数量级，换言之，湿蚀刻技术因之而无法应用在类似「次微米」线宽的精密制程技术！
(2)非等向性蚀刻(anisotropic etching)
先前题到之湿蚀刻「选择性」观念，是以不一致材料之受蚀快慢程度来说明。

然而自1970年代起，在诸如Journal of Electro-Chemical Society等期刊中，发表了许多有关碱性或者有机溶液腐蚀单晶硅的文章，其特点是不一致的硅晶面腐蚀速率相差极大，特别是＜111＞方向，足足比＜100＞或者是＜110＞方向的腐蚀速率小一到两个数量级！因此，腐蚀速率最慢的晶面，往往便是腐蚀后留下的特定面。

这部份将在体型微细加工时再详述。

2、干蚀刻
干蚀刻是一类较新型，但迅速为半导体工业所使用的技术。

其利用电浆(PIaSma)来进行半导体薄膜材料的蚀刻加工。

其中电浆务必在真空度约10至0.001 TOlT的环境下，才有可能被激发出来：而干蚀刻使用的气体，或
者轰击质量颇巨，或者化学活性极高，均能达成蚀刻的目的。

干蚀刻基本上包含I^离子轰击」(ion-bombardment)与「化学反应」(chemical reaction)两部份蚀刻机制。

偏「离子轰击」效应者使用瀛气(argon),加工出来之边缘侧向侵蚀现象极微。

而偏「化学反应」效应者则采氨系或者氯系气体(如四氟化碳CF4),经激发出来的电浆，即带有氟或者氯之离子团，可快速与芯片表面材质反应。

干蚀刻法可直接利用光阻作蚀刻之阻绝遮幕，不必另行成长阻绝遮幕之半导体材料。

而其最重要的优点，能兼顾边缘侧向侵蚀现象极微与高蚀刻率两种优点，换言之，本技术中所谓「活性离子蚀刻」(reactive ion etch：RIE)已足敷「次微米」线宽制程技术的要求，而正被大量使用中。

(四)离子植入(Ion Implantation)
在扩散制程的末尾描述中，曾题及扩散区域之边缘所在，有侧向扩散的误差，故限制其在次微米制程上之应
用。

但诚如干蚀法补足湿蚀法在次微米制程能力不足一样，此地另有离子植入法，来进行图案更精细，浓度更
为稀少精准的杂值搀入。

离子植入法是将ΠI族或者IV族之杂质，以离子的型式，经加速后冲击进入晶圆表面，通过一段距离后，大部
份停于离晶圆表面0.1微米左右之深度(视加速能量而定)，故最高浓度的地方，不似热扩散法在表面上。

只是
由于深度很浅，通常还是简单认定大部份离子是搀杂在表面上，然后进一步利用驱入(drive-in) 来调整浓度分布，并对离子撞击过的区域，进行结构之修补。

基本上，其为一低温制程，故可直接用光阻来定义植入的区域。

(五)化学气相沉积(Chemical Vapor Deposition： CVD)
到目前为止，只谈到以高温炉管来进行二氧化硅层之成长。

至于其它如多晶硅(POIy-SiIi8n)、氮化硅(SiIiCon-nitride)、筲或者铜金属等薄膜材料，要如何成长堆栈至硅晶圆上？
基本上仍是使用高温炉管，只是因着不一致的化学沉积过程，有着不一致之工作温度、压力与反应气体，统称之I^化学气相沉积」。

既是化学反应，故免不了「质量传输」与「化学反应」两部份机制。

由于化学反应随温度呈指数函数之变化，故当高温时，迅速完成化学反应。

换言之，整体沉积速率卡在质量传输(diffusion-limited)：而此部份事实上随温度之变化，不像化学反应般敏感。

因此关于化学气相沉积来说，如图2-11所示，提高制程温度，容易掌握沉积的速率或者制程之重复性。

然而高制程温度有几项缺点：
高温制程环境所借电力成本较高。

安排顺序较后面的制程温度若高于前者，可能破坏已沉积之材料。

高温成长之薄膜，冷却至常温后，会产生因各基板与薄膜间热胀缩程度不一致之残留应力(residual stress)n 因此，低制程温度仍是化学气相沉积追求的目标之一，惟如此一来，在制程技术上面临之问题及难度也跟着提高。

下列，按着化学气相沉积的研发历程，分别简介「常压化学气相沉积」、「低压化学气相沉积J、及「电浆辅助化学气相沉积」：
1、常压化学气相沉积(Atmospheric Pressure CVD： APCVD)
最早研发的CVD系统，顾名思义是在一大气压环境下操作，设备外貌也与氧化炉管相类似。

欲成长之材料化学蒸气自炉管上游均匀流向硅晶，至于何以会沉积在硅晶表面，可简单地以边界层(boundarylayer)理论作定性说明：
当具黏性之化学蒸气水平吹拂过硅芯片时,硅芯片与炉管壁一样，都是固体边界，因着靠近芯片表面约Imm。