数字电路教学大纲Word版

《电子技术基础（数字部分）》课程理论教学大纲（四号黑体）
一、课程编码及课程名称（五号黑体）
课程编码：（五号宋体）
课程名称：（中英文对照，五号宋体）
二、学时、学分及适用专业
总学时数：××学分：4。

适用专业：电子信息工程（本科）、通信工程（本科）、教育技术学（本科）
三、课程教学目标
本课程通过对常用电子器件、数字电路及其系统的分析和设计的学习，使学生获得数字电子技术方面的基本知识、基本理论和基本技能，为深入学习数字电子技术及其在专业中的应用打下基础。

四、课程的性质和任务
“数字电子技术基础”课程是电气、电子信息类和部分非电类专业本科生在电子技术方面入门性质的技术基础课，具有自身的体系和很强的实践性。

本课程通过对常用电子器件、数字电路及其系统的分析和设计的学习，使学生获得数字电子技术方面的基本知识、基本理论和基本技能，为深入学习数字电子技术及其在专业中的应用打下基础。

五、课程教学的基本要求
(一)理论教学部分
1．数制和码制
1）掌握二进制、十六进制数及其与十进制数之间的互相转换。

2）掌握8421编码，了解其它常用码。

2.逻辑代数基础
1）掌握逻辑代数中的基本定律和定理。

2）掌握逻辑关系的描述方法及其相互转换。

3）掌握逻辑函数的化简方法。

3．门电路
1)了解半导体二极管、晶体管和MOS管的开关特性。

2)了解TTL、CMOS门电路的组成和工作原理。

3)掌握典型ITL、CMOS门电路的逻辑功能、特性、主要参数和使用方法．
4) 了解ECL等其他逻辑门电路的特点。

4。

组合逻辑电路
1)掌握组合电路的特点、分析方法和设计方法。

2）掌握编码器、译码器、加法器、数据选择器和数据比较器等常用组合逻辑电路的逻辑功能及使用方法。

3) 了解组合电路的竞争冒险现象及其消除方法。

5．触发器
1)掌握触发器逻辑功能的描述方法。

2）理解基本RS触发器的电路结构、工作原理动态特性。

3)了解典型时钟触发器的电路结构及触发方式。

6．时序逻辑电路
1)掌握时序电路的特点、描述方法和分析方法。

2)掌握计数器、寄存器等常用时序电路的工作原理、逻辑功能及使用方法。

3)掌握同步时序电路的设计方法。

7．脉冲的产生和整形电路
1)了解脉冲信号参数的定义。

2)理解施密特触发器、单稳态触发器和多谐振荡器的工作原理、主要参
数的分析方法及应用。

3)了解555定时器的工作原理及应用o
8．半导体存储器
1)理解ROM、RAM的电路结构、工作原理和扩展存储容量的方法。

2)理解用ROM实现组合逻辑函数的方法。

9．可编程逻辑器件
1)理解可编程逻辑器件的基本特征及编程原理。

2)了解PAL、GAL、FPGA和CPLD的特点及电路结构。

10．数模转换器和模数转换器
1)了解D／A、A／D转换器的功能及主要参数。

2)理解常见的D／A、A／D转换器的电路组成、工作原理、特点及应用。

11．EDA工具应用
1)了解一种硬件描述语言。

2)了解一种EDA软件的使用方法。

六、课程教学内容
第一章数字逻辑概论（共8学时）
（一）本章教学基本要求
本章首先介绍数字技术的发展及应用、数字集成电路的分类及特点、模拟信号与数字信号以及数字信号的描述方法。

然后讨论数制、二进制数的算术运算、二进制码和数字逻辑的基本运算。

本章教学基本要求理解数字集成电路的分类及特点、模拟信号与数字信号以及数字信号的描述方法，掌握二进制数的算术运算、二进制码和数字逻辑的基本运算。

1.1 数字电路与数字信号
1.1.1数字技术的发展及其应用；1.1.2数字集成电路的分类及特点；1.1.3模拟信号和数字信号；1.1.4数字信号的描述方法。

1.2 数制
1.2.1十进制数。

1.2.2二进数。

1.2.3十二进制数之间的转换。

1.2.4十六进制和八进制。

1.3二进数的算术运算
1.3.1无符号二进制数的算术运算。

1.3.2带符号二进制数的减法运算。

1.4二进制代码
1.4.1二十进制码。

1.4.2格雷码。

1.4.3 ASCII码。

1.5二值逻辑变量与基本逻辑运算
1.6逻辑函数及其表示方式。

（二）重点与难点
重点：数制、二进制代码、二值逻辑变量与基本逻辑运算、逻辑函数及其表示方式。

难点：带符号二进制数的减法运算、
（三）小结
由于模拟信息具有连续性，实用上难于存储、分析和传输，应用二值数字逻辑构成的数字电路或数字系统较易克服这些困难。

其实质是利用0和1来表示信息。

用0和1组成的二进制数的大小，也可以表示对立的二种逻辑状态。

数字系统中常用二进制数来表示数值。

所谓二进制数是以2为基数的计数体制。

十六进制是二进制的简写，它是以16为基数的计数体制，常用于数字电子技术、微处理器、计算机和数据通信中。

任意一种格式的数可以在十六进制、二进制和十进制之间相互转换。

与十立进制类似，二进制数也有加减乘除四种运算，加法是各种运算的基础。

二进数
可以用原码、
反码和补码表示。

在数字系或计算机中采用二进制补码表示有符号数，并进行有关运算。

特殊二进制码常用来表示十进制数。

例如8421码、2421码、5421码余3码、余3循环码、格雷码等。

也有用7位二进制数来表示符号—数字混合码，如ASII码。

与或非是逻辑运算中的三种基本运算，其它的逻辑运算可以由这三种基本运算构成。

数字逻辑是计算机的基础。

逻辑函数的描述方法有真值表、函数式、逻辑图、波形图和卡诺言图。

第二章逻辑代数与硬件描述语言基础（共8学时）
（一）本章教学基本要求
本章将首先介绍分析和设计数字电路的数学工具——逻辑代数①，从逻辑变量、基本定律和定理、逻辑函数及其化简方法逐步加以讨论。

然后介绍在数字电路仿真和设计中使用的一种硬件描述语言②——VedogHDL的基础知识。

掌握该软件使用方法并会进行简单的电路设计和分析。

2.1逻辑代数
2．1．1 逻辑代数的基本定律和恒等式 2．1．2 逻辑代数的基本规则。

2.1．3 逻辑函数的代数化简法。

2．2 逻辑函数的卡诺图化简法。

2．2．1 最小项的定义及其性质。

2．2。

2 逻辑函数的最小项表达式。

2．2．3 用卡诺图表示逻辑函数。

2.2．4 用卡诺图化简逻辑函数。

2.2硬件描述语言VerilogHDL基础
2．3．1 Verilog的基本语法规则2．3．2 变量的数据类型。

2．3.3 Verilog程序的基本结构。

2.3.4 逻辑功能的仿真与测试。

（二）重点与难点
重点：逻辑代数的基本定律和恒等式。

逻辑代数的基本规则。

逻辑函数的代数化简法。

难点：逻辑函数的代数化简法。

逻辑函数的卡诺图化简法。

（三）小结：
逻辑代数是分析和设计逻辑电路的数学工具，一个逻辑问题可用逻辑函数来描述，逻辑函数可用真值表、逻辑表达式、卡诺图的逻辑图表示，这四种表达方式各具有特点，可根据需要选用。

HDL是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能(即行为)。

计算机对HDl的处理包抱两个方面：逻辑仿真和逻辑综合。

用HDI设计数字系统是当今的一种趋势。

第三章逻辑门电路（共8学时）
（一）本章教学基本要求
本章将讨论几种通用的集成逻辑门电路，例如金属—氧化物—半导体互补逻辑门电路(CMOS)、BJT逻辑门电路(TTL)和射极耦合逻辑门电路(ECL)等的基本原理及特性。

在分析门电路时，着重它们的逻辑功能和外特性，对其内部电路，只作一般介绍。

本章教学基本要求掌握几种通用的集成逻辑门电路，例如金属—氧化物—半导体互补逻辑门电路(CMOS)、BJT逻辑门电路(TTL)和射极耦合逻辑门电路(ECL)等的基本原理及特性。

3，1 MOS逻辑门电路
3．1．1 数字集成电路简介。

3，1．2 逻辑电路的一般特性。

3，1．3 MOS开关及其等效电路。

3．1．4 CMOS反相器。

3．1．5 CMOS逻辑门电路。

3．1．6 CMOS漏极开路门和三态输出门电路。

3.1．7 CMOS传输门。

3．1．8 CMOS逻辑门电路的技术参数。

3.1.9 NMOS门电路。

3．2 TTL逻辑门电路
3．2．1 BJT的开关特性.3。

2．2 基本BJT反相器的动态性能。

3．2．3 TTL反相器的基本电路。

3．2．4 TTL逻辑门电路。

3．2．5 集电极开路门和三态门电路。

3．2。

6 BiCMOS 门电路。

3．2．7 改进型TTL门电路——抗饱和TTL电路。

3．3 射极耦合逻辑门电路
3.4 砷化镓逻辑门电路
3．5 逻辑描述中的几个问题
3，5．1 正负逻辑问题。

5，2 基本逻辑门电路白的等效符号及其应用。

3.6 逻辑门电路使用中的几个实际问题
3.6．1 各种门电路之间的接口问题。

3.6．2 门电路带负载时的接口电路。

3．6．3 抗干扰措施。

（二）重点与难点
重点：MOS逻辑门电路。

TTL逻辑门电路。

逻辑描述中的几个问题。

难点：MOS逻辑门电路。

TTL逻辑门电路。

基本BJT反相器的动态性能。

集电极开路门和三态门电路。

逻辑描述中的几个问题。

（三）小结：逻辑门电路的主要技术参数有输入和输出高、低电平的最大值或最小值，噪声容限，传输延迟时间，功耗，延迟—功耗积，扇入数和扇出数等。

在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS管或 BJT。

它们均可以作为开关器件。

影响它们开关速度的主要因素是器件内部各电极之间的结电容。

CMOS逻辑门电路是目前应用最广泛的逻辑门电路。

其优点是集成度高，功耗低，扇出数大(指带同类门负载)，噪声容限亦大，开关速度较高。

CMOS逻辑门电路中，，为了实现线与的逻辑功能，可以采用漏极开路门和三态门。

NMOS逻辑门电路结构简单，易于集成化，曾在大规模集成电路中应用较多。

TTL逻辑门电路是应用较广泛的门电路之一，电路由若干BJT和电阻组成。

TTL反相器的输入级由BJT构成，输出级采用推拉式结构，其目的是为提高开关速度和增强带负载的能力。

，
BiCMOS是取MOS和TTL两者的优势，其开关速度较高，功耗亦较低。

利用肖特基二极管构成抗饱和TTL电路，可以提高开关速度o
ECI逻辑门电路是以差分放大电路为基础的，它不工作在BJT的饱和区，·因而开关速度较高。

其缺点是功耗较大，噪声容限低。

第四章组合逻辑电路（共12学时）
（一）本章教学基本要求
本章首先介绍组合逻辑电路的定义、分析和设计，并阐述竞争冒险产生的原因及消除方法。

然后讨论典型的中规模集成组合逻辑电路的功能及基本应用，它们包括编码器和译码器、数据选择器和数据分配器、数值比较器、算术／逻辑运算单元等。

最后介绍组合逻辑电路的VerlogHDL描述以及用可编程逻辑器件PLD的实现方法。

本章教学基本要求掌握逻辑电路的定义、分析和设计，并阐述竞争冒险产生的原因及消除方法,了解典型的中规模集成组合逻辑电路的功能及基本应用。

4．1 组合逻辑电路的分析
4．2 组合逻辑电路的设计。

4。

3 组合逻辑电路中的竞争冒险。

4.3.1 产生竞争冒险的原因。

4.3.2 消去竞争冒险的方法
4.4 若干典型的组合逻辑集成电路 4.4.1编码器，4．4．2 译码器／数据分配器。

4．4．3 数据选择器． 4．4．4 数值比较器。

4．4．5 算术运算电路。

4．5 组合可编程逻辑器件。

4．5．1 PLD的结构、表示方法及分类。

4．5．2 组合逻辑电路的PLD实现。

4．6 用VerilogHDL描述组合逻辑电路 4．6．1 组合逻辑电路的门级建模。

4．6．2 组合逻辑电路的数据流建模。

4，6．3 组合逻辑电路的行为级建模。

（二）重点与难点
重点：组合逻辑电路的分析、组合逻辑电路的设计。

若干典型的组合逻辑集成电路的选用。

难点：组合逻辑电路中的竞争冒险
（三）小结：
组合逻辑电路的输出状态只决定于同一时刻的输入状态，它可由逻辑门电路以及可编程器件(PLD)等组成。

分析组合逻辑电路的目的是确定已知电路的逻辑功能，其步骤大致是：写出各输出端的逻辑表达式刁化简和变换逻辑表达式+列出真值表+确定功能。

设计组合逻辑电路的目的是根据提出的实际问题，设计出逻辑电路。

设计步骤大致是：明确逻辑功能牛列出真值表口>写出逻辑表达式—)逻辑化简和变换叫画出逻辑图。

典型的中规模组合逻辑器件包括编码器、译码器、数据选择器：数值比较器、加法器和算术逻辑运算单元等。

这些组合逻辑器件除了具有其基本功能外，通常还具有输入使能、输出使能、输入扩展、输出扩展功能，使其功能更加灵活，便于构成较复杂的逻辑电路。

应用组合逻辑器件进行逻辑电路设计时，所应用的原理和步骤与用门电路时其本一致，但也有其特殊之处。

①对逻辑表达式的变换与化简应尽可能与组合逻辑器件的形式一致，而不是尽量简化。

②设计时应考虑充分利用器件本身的功能。

同种类型的器件有不同的型号，在满足设计要求的前提下，尽量选用简单的器件，器件数也尽可能少n
③如果只需一个组合器件就可以满足要求，则需要对有关使能、扩展或者多余输入端等作适当的处理。

如果一个组合器件不能满足设计要求，则需要对组合器件进行扩展，直接将若干个器件组合或者由适当的逻辑门将若干个器件组合起来。

可编程逻辑器件(PLD)由用户定义和设置逻辑功能，可以实现各种组合逻辑电路。

其特点是结构灵活、集成度高、速度快和可靠性高等。

用Verilog对组合逻辑电路建模时有三种不同的描述风格，即门级建模、数据流建模和行为级建模。

第五章锁存器和触发器（共8学时）（一）本章教学基本要求
大多数数字系统中，除了需要具有逻辑运算和算术运算功能的组合逻辑电路外，还需要具有存储功能的电路，组合电路与存储电路相结合可构成时序逻辑电路，简称时序电路。

本章将讨论实现存储功能的两种逻辑单元电路，即锁存器和触发器。

着重讨论它们的电路结构与工作原理，以及所实现的不同逻辑功能。

此外，本章还将讨论用Vemog HDL描述锁存器与触发器的方法。

本章教学基本要求掌握实现存储功能的两种逻辑单元电路，即锁存器和触发器的电路结构与工作原理，以及所实现的不同逻辑功能。

5．1 双稳态存储单元电路．5．1．1 双稳态的概念、5.1. 2 双稳态存储单元电路
5．2 锁存器 5.2. 1 SR锁存器。

5，2，2 D锁存器。

5．3 触发器的电路结构和工作原。

5．3．1 主从触发器。

5．3．2 维持阻塞触发器。

5．3．3 利用传输延迟的触发器。

5．3．4 触发器的动态特性。

5.4 触发器的逻辑功能。

5．4．1 D触发器。

5．4．2 JK触发器。

5．4．3 T触发器。

5．4．4 SR触发器。

5．4，5 D触发器功能的转换
5，5 用VerilogHDL描述锁存器和触发器。

5．5．1 时序电路建模基础。

5．5．2 锁存器和触发器的Verilog建模实例。

（二）重点与难点
重点：锁存器、SR锁存器、D锁存器、触发器的逻辑功能。

难点：触发器的电路结构和工作原。

主从触发器。

维持阻塞触发器。

触发器的逻辑功能。

（三）小结：
锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。

每个锁存器或触发器都能存储1位二值信息，所以又称为存储单元或记忆单元。

锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。

基本S及锁存器由输入信号电平直接控制其状态，传输门控或逻辑门控锁存器在使能电平作用下由输入信号决定其状态o’在使能信号作用期间，门控锁存器输出跟随输入信号变化而变化。

触发器是对时钟脉冲边沿敏感的电路，根据不同的电路结构，它们在时钟脉冲的上升沿或下降沿作用下改变状态。

目前流行的触发器电路主要有主从、维持阻塞和利用传输延迟等几种结构，它们的工作原理各不相同。

触发器按逻辑功能分类有D触发器、JK触发器、T(T’)触发器和SR及触发器。

它们的功能可用特性表、特性方程和状态图来描述。

触发器的电路结构与逻辑功能没有必然联系。

例如JK触发器既有主从结构的，也有维持阻塞或利用传输延迟结构的。

每一种逻辑功能的触发器都·可以通过增加门电路和适当的外部连线转换为其他功能的触发器。

用Vedlog对锁存器与触发器做行为级描述，是描述时序电路的基础模块。

第六章时序逻辑电路（共12学时）
（一）本章教学基本要求
本章将在组合逻辑电路和锁存器、触发器的基础上，讨论时序逻辑电路。

在第4章所讨论的组合逻辑电路中，任一时刻的输出信号仅仅由该时刻的输入信号所决定，而时序电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。

也就是说，时序电路中除具有逻辑运算功能，的组合电路外，还必须有能够记忆电路状态的存储单元或延迟单元，这些存储或延迟逻辑单元’主要由第5章所讨论的锁存器或触发器来实现。

本章首先介绍时序逻辑电路的基本概念，然后重点讨论这种电路的分、析与设计方法，以及逻辑设计中常用的典型时序集成电路，最后通过实例简要介绍用Ve衄og·描述时序电路鞠方法以及时序可编程逻辑器件。

本章教学基本要求掌握时序逻辑电路的基本概念、这种电路的分、析与设计方法，以及逻辑设计中常用的典型时序集成电路
6.1、时序逻辑电路， 6．I．1 时序逻辑电路的模型与分类,6．i．2 时序电路逻辑功育邑的表达.
6．2 同步时序逻辑电路的分析，6．2．1 分析同步时序逻辑电路的一般步骤，
6．2．2 同步时序逻辑电路分析举例………，……
6．3 同步时序逻辑电路的设计， 6．3．1 设计同步时序逻辑电路的一般步骤，6．3．2 同步时序逻辑电路设计举例。

6．4 异步时序逻辑电路的分析。

6．5 若干典型的时序逻辑集成电路，6．5．1 寄存器和移位寄存器， 6．5．2 计数器。

6．6 用VerilogHDL描述时序逻辑电路，6．6．1 移位寄存器的Verilog建模，6．6．2 计数器的Verilog建模，6．6．3 状态图的Verilog建模。

（二）重点与难点
重点：同步时序逻辑电路的分析，同步时序逻辑电路的设计，。

难点：同步时序逻辑电路的设计，异步时序逻辑电路的分析。

（三）小结：时序逻辑电路一般由组合电路和存储电路两部分构成。

它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关；时序电路可分为同步和异步两大类。

逻辑方程组、状态表、状态图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要依据和手段。

时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。

同步时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。

时序电路的功能、结构和种类繁多。

本章仅对寄存器和计数器等几种典型的时序集成电路进行了较详细的讨论。

应用这些集成电路器件，能设计出各种不同功能的电子系统。

它们的内部电路结构可作为设计其他逻辑电路的范例，也可作为初学者使用HDL以抽象方式描述时序电路时的实际映象。

本章分别在6．6节介绍了用Verilog描述时序电路的方法和时序可编程逻辑器件，它们都是电子技术和计算机技术以及EDA技术高度发展的结果。

第七章存储器、复杂可编程器件和现场可编程门阵列（共6学时）（一）本章教学基本要求
半导体存储器几乎是当今数字系统中不可缺少的组成部分，它可用来存储大量的二值数据。

按照集成度划分，半导体存储器属于大规模集成电路。

前面有关章节已经介绍了简单的可编程逻辑器件(PLD)，与中、小规模逻辑集成器件相比，PLD在集成度、功耗和系统可靠性等方面有显著的优势。

但是对于更大规模、更复杂的数字系统，PLD仍然相形见绌。

目前，集成度更高、功能更复杂的复杂可编程器件(CPLD)和现场可编程门阵列(FPGA)，使得大型数字系统集成在一个芯片上成为现实。

本章首先介绍半导体存储器分类方法、电路结构和工作原理，然后介绍CPLD和FPGA的基本结构和实现逻举功能的编程原理。

本章教学基本要求掌握半导体存储器分类方法、电路结构和工作原理。

7．1 只读存储器，7．1．1 ROM的定义与基本结构， 7．1.2 二维译码，7．1．3 可编程ROM， 7．1．4 集成电路ROM ，7．1．5 ROM的读操作与定时图，7．1．6 ROM应用举例。

7.2 随机存取存储器，7．2．1 静态随机存取存储器，7．2。

2 同步静态随机存取存储器，7．2．3 动态随机存取存储器，7.2．4 存储容量的扩展。

（二）重点与难点
重点：单稳态触发器，施密特触发器，多谐振荡器，555定时器及其应用。

难点：施密特触发器，多谐振荡器
（三）小结：半导体存储器是现代数字系统特别是计算机中的重要组成部分，它可分为ROM和RAM两大类，属于MOS工艺制成的大规模集成电路。

ROM是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。

根据数据写入方式的不同，ROM又可以分成固定ROM和可编程ROM。

可编程ROM又可以细分为PROM、EPROM、E’PROM和闪烁存储器等。

特别是E’PROM和闪烁存储器可以进行电擦写，已兼有了RAM的特性o
RAM是一种时序逻辑电路，具有记忆功能。

它存储的数据随电源断电而消失，因此是一种易失性的读写存储器。

它包含SRAM和DRAM两种类型，前者用触发器记忆数据，后者靠MOS管栅极电容存储数据。

因此，在不停电的情兄下，SRAM的数据可以长久保持，而DRAM则必须定期刷新。

无论是SRAM还是DRAM，目前都有在时钟脉冲作用下工作的同步RAM (5SRAM和SDRAM)，而且同步RAM已成为主流存储器。

在此基础上发展起来的DDR、DDRII和QDR等RAM也已愈来愈多地应用于计算机内存、显存和通信设备中。

第八章脉冲波形的变换与产生（共8学时）（一）本章教学基本要求
在数字电路中，常常需要各种脉冲波形，例如时序电路中的时钟脉冲、控制过程中的定时信号等。

这些脉冲波形的获取，通常有两种方法：一种是将已有的非脉冲波形通过波形变换电路获得；另一种则是采用脉冲信号产生电路直接1得到。

本章主要介绍由单稳态触发器、施密特触发器组成的脉冲波形变换电路和多谐振荡器及定时器组成的波形产生电路。

下面将在介绍上述电路原理的基础上，重点讨论它们的工作特点及其应用。

本章教学基本要求掌握单稳态触发器、施密特触发器组成的脉冲波形变换电路和多谐振荡器及定时器组成的波形产生电路，理解它的工作特点及其应用。

8．1 单稳态触发器，8．1。

l 用CMOS门电路组成的微分型单稳态触发器， 8．1。

2 集成单稳态触发器，1．
3 单稳态触发器的应用，
8．2 施密特触发器，8。

2．1 用门电路组成的施密特触发器，8．2．2 集成施密特触发器，8．2．3 施密特触发器的应用。

8．3 多谐振荡器，8.3．1用门电路组成的多谐振荡器,8.3.2 用施密特触发器构成波。