基于FPGA的曼彻斯特编解码器设计与实现概要

现代计算机2010.11
基于FPGA 的曼彻斯特编解码器设计与实现
刘远峰
(暨南大学信息技术研究所,广州
510075
关键词:曼彻斯特编解码器;Verilog HDL ;ModelSim ;仿真
收稿日期:2010-10-14
修稿日期:2010-10-24
作者简介:刘远峰(1969-,男,湖南株洲人,硕士,工程师,研究方向为自动化
介绍基于Verilog HDL 设计的曼彻斯特编解码器模块,对曼彻斯特编解码器的原理进行介
绍和分析,解决其编码和解码的同步问题,能够使解码器数据采样结果正确可靠,实现其编码和解码模块化,使用Verilog HDL 语言实现曼彻斯特编解码器的核心功能,并且在
ModelSim 上实现其功能仿真。

摘
要:0引言
曼彻斯特编码(Manchester Encoding ,也叫做相位
编码(PE,是一个同步时钟编码技术,被物理层使用来编码一个同步位流的时钟和数据。

曼彻斯特编码被用在以太网媒介系统中。

曼彻斯特编码提供一个简单的方式
给编码简单的二进制序列而没有长的周期和转换级别,因而防止时钟同步的丢失,或来自低频率位移在贫乏补偿的模拟链接位错误。

1曼彻斯特码原理
曼彻斯特码是将NRZ 普通二进制数据与其位率
时钟信号相异或而得,解决了传输数据没有时钟的问题。

当传送信号为“1”,曼彻斯特编码由高电平跳变为低电平;若传送的信息为“0”;曼彻斯特编码由低电平转变为高电平;如果有连续的“1”或“0”信息出现时,则曼彻斯特编码保持“1”或“0”的跳变,即编码后,信息“0”与时钟一致,信息“1”与时钟反相(相位相差180度。

曼彻斯特编码是一种相位调制,有时钟的180度相位代表NRZ 信号的逻辑“1”电平。

2曼彻斯特码编码器设计
由于曼彻斯特编码是将NRZ 普通二进制数据与
其位率时钟信号相异或而得,因此,首先要产生位率时钟信号,同时,要解决位率时钟与NRZ 码的同步问题,
保证NRZ 每个码元宽度占用一个周期的位率时钟信号,并且保证NRZ 码元输入时,立即产生位率时钟,这样就可以保证位率时钟与NRZ 码的同步。

保证了位率时钟与NRZ 码同步,然后将NRZ 码与位率时钟异或,便可以得到最终的曼彻斯特编码。

本设计是在第一个位率时钟下降沿开始产生曼彻斯特编码,在位率时钟出现下降沿时,将NRZ 码与位率时钟异或,相当于与“0”异或,在位率时钟出项上升沿时,将NRZ 码与位率时钟异或,相当于与“1”,输入8位NRZ 码,产生16位曼彻斯特编码,最终输出转换完成标志位。

图1为曼彻斯特编码器。

图1曼彻斯特编码器
3曼彻斯特码译码器设计
曼彻斯特译码器过程可分为3个部分:检测同步
字、译码、检验传输是否正常。

译码的关键在于首先必
趫
趻
现代计算机20
10.11
须检测出同步字,才可以开始译码周期,故译码器必须不停地检测输入数据是否已有同步字。

图2为曼彻斯特码译码器。

由于在每个码元间隔的中心部分都存在电平的跳变,因此,译码器设计时,可以将输入码元mid 的跳变作为译码采样标志,当检测到同步字时,开始译码,由于mid 码元是由NRZ 码元与位率时钟异或而来,因此,可以通过采样mid 码元,然后将采样结果与位率时钟异或,就可以译码出最初的NRZ 码元。

采样时,注意时钟采样点的选取,一般在mid 码元中间采样,这时的数据更可靠,因此,由于位
率时钟频率为clk16x 时钟频率的16倍,所以,mid 信号在时钟信号clk16x 的8分频出开始跳变,因此,在位率时钟的上升沿出现后,在经过4个clk16x 时钟周期,就可以确保在mid 中间采样。

图2曼彻斯特码译码器
4仿真结果分析
设计的仿真采用Modelsim 仿真,对曼彻斯特编解
码器的功能进行了仿真。

图3是曼彻斯特编码器仿真图,由图3可知,输入的NRZ 码元为00110101,在写信号wr 出现下降沿开始编码,同时,产生位率时钟clk1x ,在位率时钟clk1x 出现下降沿时开始编码,当编码完成之后,标志信号
ready 置高,输出的编码结果信号mdo 正确可靠。

图4是曼彻斯特译码器仿真图,由图4可知,在检测到mid 输入码元下降沿跳变时开始译码,同时,产生同步位率时钟clk1x ,当译码完成时,输出译码完成标志信号ready 置高,同时输出最终的NRZ 译码码元,结果显示00110101,与编码时输入的NRZ 码码元序列一致,译码结果正确可靠。

5结语
本文介绍了基于Verilog HDL 设计的曼彻斯特码
编解码模块,编码和解码模块准确可靠,并通过在
Model S im 下的仿真,可下载至可编程逻辑器件中,实现曼彻斯特码编解码器功能。

参考文献
[1]王冠,黄熙,王鹰.Verilog HDL 与数字集成电路设计[M].北
京:机械工业出版社,2006
[2]夏宇闻.Verilog 数据系统设计教程[M].北京:北京航空航
天大学出版社,2008
[3]张延伟,杨金岩,葛爱学.Verilog HDL 程序设计实例详解. 北京:人民邮电出版社,2008
图3
曼彻斯特编码器仿真图
图4曼彻斯特码译码器仿真图
趫
趽
现代计算机2010.11
User-Oriented Information Architecture of College Library Website
GUO Jiao
,
YAN Pei
(Chongqing Three Gorges College,Chongqing 404000
Keywords:Website Construction;Information Architecture;User's Objective;Card Sorting;Clustering
Introduces the basic concepts of information architecture,and explains the user -oriented
method of constructing Website information architecture,describes the design process of library Website information architecture.Based on the qualitative and quantitative researching its target users,determines the features and functionality of the library Website,uses card sorting and clustering to construct the information architecture of library Website,provides users with clear information and services.
Abstract:Design and Implementation of Manchester Codec
Based on FPGA
LIU Yuan-feng
(Institute of Information Technology ,Jinan University,Guangzhou 510075
Keywords:Manchester Codec ;Verilog HDL ;ModelSim ;Simulation
Introduces Manchester codec module based on Verilog HDL ,and introduces and analyzes the
principle of Manchester codec,and solves the encoding and decoding synchronization problem,it can make encoder datas sampling correctly and reliably,and
realizes the encoding and de -coding modular,uses Verilog HDL language and achieves the codec Manchester kernel func -tions ,and its functions simulation in ModelSim.
Abstract:!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
(上接第78页
趬
趭。