60进制计数器课程设计报告

合集下载

60进制计数器设计(VHDL)

《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227指导教师：高金定老师记分及评价：一、实验名称实验6：60进制计数器设计二、任务及要求【大体部份】4分一、在QuartusII平台上，采用文本输入设计方式，通过编写VHDL语言程序，完成60进制计数器的设计并进行时序仿真。

二、设计完成后生成一个元件，以供更高层次的设计挪用。

3、实验箱上选择适当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。

【发挥部份】1分在60进制基础上设计6进制计数器，完成时序仿真。

三、实验程序library ieee;use jinzhi60 isport(clk:in std_logic;co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0));end entity jinzhi60;architecture art of jinzhi60 isbeginco<='1'when(qh="0101"and ql="1001")else'0';process(clk)beginif(clk='1')thenif(ql=9)thenql<="0000";if(qh=5)thenqh<="0000";elseqh<=qh+1;end if;elseql<=ql+1;end if;end if;end process;end architecture art;四、仿真及结果分析由以上代码编译，仿真，取得一下时序仿真波形图。

用VHDL语言实现一个六十进制计数器，该计数器有计数使能端en，清零端clr和进位输出端co。

60进制加法器课设报告

电子技术基础实验课程设计60进制计数器班级：电自1418姓名：刘承洋学号：2014305070332摘要本设计是电自1418班刘承洋以集成计数器74LS61和555定时器为核心设计的60进制计数器。

由555定时器构成的多谐振荡器能够自行产生矩形脉冲信号，将调整周期后的矩形脉冲传送给74LS161，74LS161接收信号后，内部触发器进行相应翻转，从而实现计数目的。

系统设计包括：由多谐振荡器构成的信号电路、74LS161计数电路以及七段数码管显示电路。

整个设计采用Multisim仿真软件调试。

关键词：多谐振荡器，集成计数器74LS161，Multisim 仿真目录摘要 (I)第一章绪论.......................................................................................................................... - 1 -1.1实验目的 (1)1.2预习要求 (1)1.3实验内容 (1)第二章元器件介绍 .............................................................................................................. - 2 -2.1集成计数器74LS161介绍 (2)2.1.1 74LS161的管脚介绍 .............................................................................................. - 2 -2.1.2 74LS161功能表介绍 .............................................................................................. - 2 -2.1.3 74LS161逻辑功能验证 .......................................................................................... - 3 -2.2555集成定时器介绍 (4)2.2.1 555 定时器结构和功能.......................................................................................... - 4 -2.2.2 74LS161的管脚介绍.......................................................................................... - 5 -第三章设计方案 .................................................................................................................. - 6 -3.1设计原理 (6)3.2设计步骤 (6)3.2.1 多谐振荡器设计..................................................................................................... - 6 -3.2.2 低位计数片（个位）设计..................................................................................... - 7 -3.2.3 高位计数片（十位）设计..................................................................................... - 8 -3.2.4 合成60进制计数器............................................................................................... - 9 -3.2.5 理论分析 ................................................................................................................ - 9 -第一章绪论1.1 实验目的（1）熟悉各种中规模集成计数器的引脚图和逻辑功能（以74LS161作为重点，其他了解）。

60进制计数器课程设计报告

电子技术基础实验课程设计60进制计数器一、实验目的（一）掌握中规模集成计数器74LS161的引脚图和逻辑功能。

（二）熟悉555集成定数器芯片的引脚图。

（三）利用74LS161和555定时器构成60进制计数器。

（四）在Multisim软件中仿真60进制计数器。

二、实验容（一）集成计数器74LS161逻辑功能验证。

（二）用555定时器构成多谐振荡器。

（三）用两片74LS161和555定时器构成60进制计数器。

三、集成计数器介绍（一）集成计数器74LS161管脚介绍74LS161是4位二进制同步加法计时器。

图1为它的管脚排列图，集成芯片74LS161的CLR是异步清零端（低电平有效），LOAD是异步预置数控制端（低电平有效）。

CLK是时钟脉冲输入端，RCO是进位输出端，ENP、ENT是计数器使能端，高电平有效。

A、B、C、D是数据输入端；QA、QB、QC、QD是数据输出端。

图1 74LS161管脚排列图（二）集成计数器74LS161功能介绍由表1可知，74LS161具有以下功能：1．异步清零。

当CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“0”。

2．同步预置数。

当CLR=1、LOAD=0且在CP上升沿作用时，计数器将ABCD同时置入QA、QB、QC、QD,使QA、QB、QC、QD=ABCD。

3．保持（禁止）。

CLR=LOAD=1且ENP、ENT=0时，无论有无CP脉冲作用，计数器都将保持原有的状态不变（停止计数）。

4．计数。

CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。

表1 74LS161功能表四、用555定时器构成多谐振荡器（一）多谐振荡器的构成由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（THR脚）和低电平触发端（TRI脚）并接后接到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。

（二）工作原理由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。

60进制计数器课程设计

60进制计数器课程设计60进制计数器设计 (1)绪论 (1)1.1设计背景 (1)1.2设计思想 (1)2器件介绍 (2)2.1电阻 (2)2.2电容 (3)2.3 555秒发⽣器 (3)2.4 74ls00 (5)2.574ls90 (6)2.674ls48 (7)3软件仿真 (8)3.1 555仿真图 (8)3.2 60进制仿真图 (9)3.3 仿真图 (9)4焊接⽅法 (11)4.1焊接⽅法 (11)4.2 注意事项 (12)4.3调试 (12)4.4实际图 (13)5总结 (14)6致谢 (16)7 参考⽂件 (17)60进制计数器设计摘要：60进制计数器的设计是以数电和模电为基础，结合模电⾥⾯的置零⽅法，利⽤了555芯⽚、74ls00、74ls48、74ls90以及显⽰管和各种电阻电容组成的。

利⽤74ls90可以实现制数功能，可以单独制成⼗进制。

利⽤74ls00（与⾮门）与74ls90可以制成6进制，再利⽤74ls48和显⽰管就可以在基于EWB的软件平台上完成该设计。

本设计采⽤较为常⽤的74系列芯⽚，及555芯⽚实现了信号灯与信号脉冲同步实现、同步控制，进⽽提⾼了整个系统的稳定性、独⽴性。

在实际⽣活中我们⽤60进制的有钟表的秒分进制。

随着我国科学技术与⾼科技的发展，对于仪器精度的要求更加的⾼，为了满⾜中国⾼科技的发展需求研究⾼精度计数器对于我国的航天、电⼦等业务具有很⼤的作⽤.关键字：60进制555芯⽚74ls00 74ls48 74ls90绪论1.1设计背景计数器是⼀个⽤以实现计数功能的时序部件，它不仅可⽤来及脉冲数，还常⽤作数⼦系统的定时、分频和执⾏数字运算以及其它特定的逻辑功能。

⽬前，⽆论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使⽤者只要借助于器件⼿册提供的功能和⼯作波形图以及引出端的排列，就能正确运⽤这些器件。

计数器在现代社会中⽤途中⼗分⼴泛，在⼯业⽣产、各种和记数有关电⼦产品。

设计60进制计数器--电子技术基础课程设计

X X 大学电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。

如定时器，报警器、时钟电路中都有广泛用途。

在配合各种显示器件的情况下实现实时监控，扩展更多功能。

利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。

把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。

十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。

当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。

使用200HZ时钟信号作为计数器的时钟脉冲。

根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。

关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。

数电-课程设计-60进制计数器

表1 十进制计数器功能表CP RD` LD` EP ET 工作状态×0 ××置零↑ 1 0 ××预置数× 1 1 0 1 保持× 1 1 ×0 保持↑ 1 1 1 1 计数连接方式如图：图2 十进制计数器（个位）2、十进制计数器（十位）电路图3 十进制计数器（十位）3、时钟脉冲电路图4 时钟脉冲电路4、置数电路图5 置数电路5、进位电路图6 进位电路6、译码显示电路图7 译码显示电路三、绘制原理图1、完整原理图图7 计数器原理图2、选定仪器列表仪器名称型号数量用途同步十进制计数器74LS160 2片极联构成60进制计数器与门与非门非门74LS21D74LS00D74LS04D各1个辅助设计构成其他计数器共阴极显示器DCD-HEX 2只显示数字计数电压源1个提供脉冲电压表二原理图仪器列表四、测试方案测试步骤：1）进入Multisim7界面图8 软件页面2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。

图9 放置元件3）放置好各种器件之后，即可进行线路连接，同时标明所需参数值。

设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给元件赋值，并设置名称标号。

图10 元器件属性图4）确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。

5）观察结果看是否与理论分析的预测结果相同。

五、测试验证结果与分析1、验证结果以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。

图11 60进制计数器起点00 图12 60进制计数器终点592、理论分析本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。

输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。

60计数器实验报告

60计数器实验报告篇一：60进制计数器VHDL实验报告《可编程器件原理与应用》实训报告书学号XX2305953年级 07专业班级电信（3）班姓名薛晓玲指导教师李致金二〇〇九年十二月目录前言第一章 VHDL语言介绍1.1 VHDL的发展史1.2 VHDL的特点第二章六十进制计数器的设计与仿真2.1 六十进制计数器源程序2.2 运用软件设计过程2.3 时序仿真体会致谢参考文献前言本项实验通过六十进制计数器的设计与仿真，学习VHDL 语言及VHDL文本输入设计方法，编写六十进制计数器源程序，应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。

写出源程序，并写出设计与仿真过程。

第一章 VHDL语言介绍1.1 VHDL发展史硬件描述语言(hardware description language,HDL)是电子系统硬件行为描述,结构描述,数据流描述的语言.目前,利用硬件描述语言可以进行数字电子系统的设计.随着研究的深入,利用硬件描述语言进行模拟电子系统设计或混合电子系统设计也正在探索中.国外硬件描述语言种类很多,有的从Pascal发展而来,也有一些从C语言发展而来.有些HDL成为IEEE标准,但大部分是企业标准.VHDL来源于美国军方,其他的硬件描述语言则多来源于民间公司.可谓百家争鸣,百花齐放.这些不同的语言传播到国内,同样也引起了不同的影响.在我国比较有影响的有两种硬件描述语言:VHDL语言和Verilog HDL语言.这两种语言已成为IEEE 标准语言.电子设计自动化(electronic design automation,EDA)技术的理论基础,设计工具,设计器件应是这样的关系:设计师用硬件描述语言HDL描绘出硬件的结构或硬件的行为,再用设计工具将这些描述综合映射成与半导体工艺有关的硬件配置文件,半导体器件FPGA则是这些硬件配置文件的载体.当这些FPGA器件加载,配置上不同的文件时,这个器件便具有了相应的功能.在这一系列的设计,综合,仿真,验证,配置的过程中,现代电子设计理论和现代电子设计方法贯穿于其中.以HDL语言表达设计意图,以FPGA作为硬件实现载体,以计算机为设计开发工具,以EDA软件为开发环境的现代电子设计方法日趋成熟.在这里,笔者认为,要振兴我国电子产业,需要各相关专业的人士共同努力.HDL语言的语法语义学研究与半导体工艺相关联的编译映射关系的研究,深亚微米半导体工艺与EDA设计工具的仿真,验证及方法的研究,这需要半导体专家和操作系统专家共同努力,以便能开发出更加先进的EDA工具软件.软件,硬件协同开发缩短了电子设计周期,加速了电子产品更新换代的步伐.毫不夸张地说,EDA工程是电子产业的心脏起搏器,是电子产业飞速发展的原动力.本书从应用的角度向国内广大读者介绍VHDL编程技术,让大家掌握HDL编程,了解FPGA结构,学会使用EDA工具,为集成电路前端设计打下基础.VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language,即超高速集成电路硬件描述语言.HDL发展的技术源头是:在HDL形成发展之前,已有了许多程序设计语言,如汇编,C,Pascal,Fortran,Prolog等.这些语言运行在不同硬件平台和不同的操作环境中,它们适合于描述过程和算法,不适合作硬件描述.CAD的出现,使人们可以利用计算机进行建筑,服装等行业的辅助设计,电子辅助设计也同步发展起来.在从CAD工具到EDA工具的进化过程中,电子设计工具的人机界面能力越来越高.在利用EDA工具进行电子设计时,逻辑图,分立电子原件作为整个越来越复杂的电子系统的设计已不适应.任何一种EDA工具,都需要一种硬件描述语言来作为EDA工具的工作语言.这些众多的EDA工具软件开发者,各自推出了自己的HDL语言.HDL发展的社会根源是:美国国防部电子系统项目有众多的承包公司,由于各公司技术路线不一致,许多产品不兼容,他们使用各自的设计语言,使得甲公司的设计不能被乙公司重复利用,造成了信息交换困难和维护困难.美国政府为了降低开发费用,避免重复设计,国防部为他们的超高速集成电路提供了一种硬件描述语言,以期望VHDL功能强大,严格,可读性好.政府要求各公司的合同都用它来描述,以避免产生歧义.由政府牵头,VHDL工作小组于1981年6月成立,提出了一个满足电子设计各种要求的能够作为工业标准的HDL.1983年第3季度,由IBM公司,TI公司,Intermetrics公司签约,组成开发小组,工作任务是提出语言版本和开发软件环境.1986年IEEE标准化组织开始工作,讨论VHDL语言标准,历时一年有余,于1987年12月通过标准审查,并宣布实施,即IEEE STD1076—1987[LRM87].1993年VHDL重新修订,形成了新的标准,即IEEE STD 1076—1993[LRM93].从此以后,美国国防部实施新的技术标准,要求电子系统开发商的合同文件一律采用VHDL文档.即第一个官方VHDL 标准得到推广,实施和普及.1.2 VHDL的特点VHDL 语言能够成为标准化的硬件描述语言并获得广泛应用 , 它自身必然具有很多其他硬件描述语言所不具备的优点。

60进制计数器课程设计

60进制计数器课程设计一、课程目标知识目标：1. 学生能够理解60进制计数器的概念，掌握其与十进制的转换方法。

2. 学生能够运用60进制计数器进行简单的加、减运算。

3. 学生了解60进制在实际生活中的应用，如时间、角度等。

技能目标：1. 学生能够独立完成60进制与十进制的转换。

2. 学生能够运用所学知识解决实际问题，如将时间、角度等转换为60进制表示。

3. 学生通过小组合作，培养团队协作能力和沟通能力。

情感态度价值观目标：1. 学生对60进制计数器产生兴趣，培养对数学的热爱。

2. 学生在探究过程中，养成独立思考、勇于尝试的良好习惯。

3. 学生通过学习，认识到数学与生活的紧密联系，增强学以致用的意识。

课程性质：本课程为数学学科的一节实践探究课，旨在帮助学生掌握60进制计数器的相关知识，提高学生的实际操作能力和解决问题的能力。

学生特点：四年级学生具有一定的数学基础，对新鲜事物充满好奇，喜欢动手操作，但注意力容易分散。

教学要求：教师需结合学生的特点，设计生动有趣的教学活动，引导学生积极参与，鼓励学生自主探究和合作交流，确保每位学生都能在课堂上有所收获。

同时，注重培养学生的情感态度价值观，使学生在学习过程中形成正确的价值观和积极的学习态度。

通过分解课程目标为具体的学习成果，为后续的教学设计和评估提供依据。

二、教学内容本节课依据课程目标，结合教材第四章《有趣的计数器》相关内容，组织以下教学大纲：1. 引言：介绍60进制计数器的基本概念，引导学生思考其在生活中的应用，如时间、角度等。

2. 知识讲解：a. 讲解60进制计数器与十进制的区别与联系。

b. 详细介绍60进制与十进制的转换方法。

c. 通过实例，展示60进制在时间、角度等方面的应用。

3. 实践操作：a. 学生独立完成60进制与十进制的转换练习。

b. 学生分组讨论，解决实际问题，如将时间、角度等转换为60进制表示。

4. 拓展延伸：a. 探讨60进制在生活中的其他应用，激发学生思考。

60进制计数器的设计

本科学生设计性实验报告项目组长＿学号＿成员专业＿通信工程＿＿班级＿实验项目名称＿ 60进制计数器的设计指导教师及职称＿＿＿＿＿＿＿＿＿开课学期 2011 至＿2012 学年＿第二＿学期上课时间 2012 年 4 月 16 日一、实验设计方案实验名称：60进制计数器的设计实验时间：2012-4-16小组合作：是○否●小组成员：1、实验目的：熟悉QuartusⅡ的Verilog文本设计流程全过程，学习计数器的设计、仿真和硬件测试。

掌握原理图与文本混合设计方法。

实验要求：1.使用三种以上方法进行设计和仿真2.每种方法要有详细的设计程序和仿真结果3.对比每种方法的实现的RTL图4.选择一种在硬件上实现，并绘出详细实验步骤和实验步骤截图，最后描述实验结果2、实验场地及仪器、设备和材料：实验场地：电脑,quartus II软件，GW48EDA/SPOC主系统实验箱3、实验思路（实验内容、数据处理方法及实验步骤等）：实验内容：用Verilog设计一个60进制计数器，要求用三种方式。

1. 打开QuartusII软件，建立一个新的工程：1) 单击菜单File\New Project Wizard…2) 输入工程的路径、工程名以及顶层实体名。

3) 单击Next>按钮，由于我们建立的是一个空的项目，所以没有包含已有文件，单击Next>继续。

4) 设置我们的器件信息：2.建立Verilog文件：1) 单击File\New菜单项，选择弹出窗口中的Verilog File项，单击OK按钮以建立打开空的Verilog文件。

2) 在编辑窗口中输入Verilog源文件并保存，注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。

3) 编译工程单击Processing\Start Compilation开始编译，编译过程中可能会显示若干出错消息，参考提示原因对程序进行修改直到编译完全成功为止。

根据书上的例子做出了如下的三种方法：（1）方式一：（2）方式二：（3）方式三指导老师对实验设计方案的意见：指导老师签名：年月日二、实验结果与分析1、实验目的、场地及仪器、设备和材料、实验思路等见实验设计方案2、实验现象、数据及结果实验现象：（1）方式一：生成如下图电路模型：得到下图为波形图：（2）方式二：生成电路模型如图所示:得到的波形图如图所示：（3）方式三：得到电路模型如图所示：得到波形图如图所示：3、对实验现象、数据及观察结果的分析与讨论：通过实验过程，可以得到实验的相关图像，可能由于实验过程差不多所以得到的结果是差不多的。

数电课程设计(60进制计数器设计)

目录摘要： (2)1设计题目 (2)1.1设计要求 (2)2题目分析 (2)3设计思路与原理 (3)3.1 LED简介 (3)3.2 芯片74290及六十进制计数器的设计 (4)3.3 三十九进制计数器 (6)4电路图的仿真 (7)4.1六十进制计数器的仿真 (7)4.2三十九进制计数器的仿真 (8)5仪器列表 (9)6心得体会 (9)7参考文献 (10)摘要：要获得N进制计数器，常用的方法有两种：一是用时钟触发器和门电路来设计：二是用集成计数器来构成。

当要得到一些进制数大的计数器时，用时钟触发器和门电路来实现就显的很复杂。

我们就可以用集成计数器来构成，当然集成计数器是厂家已定型的产品，其函数关系已被固化在芯片中，状态分配以及编码我们自己是不可以更改的，而且多为纯自然态序编码，因而利用清零端或置数控制端，让电路跳过某些状态而获得N进制的计数器。

1设计题目60进制计数器的设计1.1设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。

（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。

1.2设计任务（1）完成一个60进制的计数器。

（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。

59显示后，又从00重新开始计数。

2题目分析要实现60进制的计数器，单用一片计数器无法实现，我们可以利用级联方式获得大容量的N进制计数器，60进制的计数器就可以由六进制和十进制计数器级联起来构成。

CP 3设计思路与原理 3.1 LED 简介LED 是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。

七段发光管分别称为a 、b 、c 、d 、e 、f ，g ，构成字型“8”，如图（a ）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。

不加电压则变暗，为了保护各段LED 不被损坏，需外加限流电阻。

信号源计数器数码显示器十进制计数器（个位）六进制计数器（十位）其真值表如下。

60进制计数器实验报告

60进制计数器实验报告60进制计数器实验报告引言：计数器是一种常见的电子设备，用于记录和显示数字。

在日常生活中，我们常见的计数器是十进制计数器，即由0到9的数字循环计数。

然而，在某些特殊的应用场景中，十进制计数器可能不够灵活。

本实验旨在设计和实现一种60进制计数器，以满足特定需求。

实验目的：1. 设计并实现60进制计数器电路；2. 验证60进制计数器的功能和准确性；3. 探讨60进制计数器的应用价值。

实验原理：十进制计数器是通过使用4位二进制计数器和逻辑门电路来实现的。

同样地，60进制计数器可以通过使用更多位的二进制计数器和逻辑门电路来实现。

在本实验中，我们使用6位二进制计数器和逻辑门电路来构建60进制计数器。

实验材料：1. 74LS74型D触发器芯片 x 62. 74LS00型与非门芯片 x 23. 74LS08型与门芯片 x 14. 连线材料5. 示波器6. 电源实验步骤：1. 根据电路原理图，连接各个芯片和逻辑门，确保连接正确无误。

2. 将电源接入电路，注意电压和接线的正确性。

3. 使用示波器观察计数器输出的波形，并检查是否按照预期进行计数。

实验结果：经过实验，我们成功地设计并实现了60进制计数器。

计数器在每个时钟脉冲的作用下，能够准确地按照60进制进行计数，并输出相应的波形。

通过示波器观察，我们可以清晰地看到计数器的计数过程，以及在达到最大计数值后的溢出现象。

实验讨论：60进制计数器的设计和实现为特定领域的计数需求提供了解决方案。

例如，在时间测量中，60进制更符合人们对时间的感知和使用习惯。

此外，60进制计数器还可以应用于音乐节拍器、航天导航等领域，提供更灵活和精确的计数方式。

然而，60进制计数器也存在一些限制和挑战。

首先，由于60不是2的幂次，所以构建60进制计数器的硬件复杂度较高。

其次，60进制计数器在数字显示和数据传输方面需要进行转换，增加了额外的工作量和成本。

结论：通过本实验，我们成功地设计并实现了60进制计数器。

数字电子实验——60进制计数器

综合性、设计性实验报告电子技术实验（数字电子部分）报告分数：学期：班级：姓名：日期：1. 实验目的1)学习仿真软件Multisim的使用方法；2)学习、掌握时序电路的设计方法；3)掌握常用电子元器件的使用方法；4)熟练运用用已有集成计数器（M进制）构成任意进制计数器（N进制），M < N 时，多片级联实现的方法；5)熟悉由555定时器构成的多谐振荡器产生时钟脉冲；6)了解反馈置数法和反馈清零法的特点及区别，并能熟练运用这两种方法。

2. 预习要求1）阅读《数字电子技术基础》相关内容，了解集成计数器的原理及功能；2）熟悉集成计数器74LS161及七段数码显示管的各引脚功能；3）了解555定时器构成的多谐振荡器产生脉冲的基本原理；4）对于反馈清零法和反馈置数法有基本的了解。

3. 实验内容1）在Multisim集成环境中用74LS161和555定时器设计60进制计数器，要求能够实现暂停和置数的功能，并完成其仿真；2）在模块化电子技术综合实验箱上完成电路搭接与调试；4. 实验原理4.1 个位模块（1）利用反馈置数法，U2（74LS161D）为低位片即个位模块，用A、B、C、D四个输入端的高低电平实现个位预置数；（2）用开关控制U2的EP使能端高低电平实现暂停功能；（3）U2的CP脉冲端连接555定时器构成的多谐振荡器的矩形脉冲输出端；（4）U2的使能端ET始终接有效的高电平，清零端CR始终接无效的高电平；因为用的是反馈置数法，U2实现0（0000）~9（1001）的十进制循环，U2的QD和QA段用作二输入与非门U5A（74LS00D）的输入端，其输出端连接到U2的LD上。

（5）U2的四个输出端QD、QC、QB、QA连接U4数码管的D、C、B、A输入端，从而显示0~9这十个状态。

图1 个位模块原理图4.2 十位模块（1）利用反馈置数法，U1（74LS161D）为高位片即十位模块，用A、B、C 三个输入端的高低电平实现十位预置数；（2）U1的CP脉冲端连接555定时器构成的多谐振荡器的矩形脉冲输出端；（3）U1的使能端ET、EP始终接有效的高电平，清零端CR始终接无效的高电平；（4）因为用的是反馈置数法，U1实现0（0000）~5（0101）的六进制循环，U1的QC和QA端与个位数的QD和QA端用作四输入与非门U6A（74LS20D）的输入端，其输出端连接到U1的LD上。

60进位计数器课程设计

60进位计数器课程设计一、教学目标本课程旨在通过60进位计数器的学习，让学生掌握进位计数的基本原理和操作方法，培养学生的逻辑思维能力和动手操作能力。

具体目标如下：1.了解60进位计数器的结构和工作原理。

2.掌握60进位计数器的操作方法。

3.理解进位计数的基本概念和应用。

4.能够独立操作60进位计数器。

5.能够进行简单的进位计数运算。

6.能够运用60进位计数器解决实际问题。

情感态度价值观目标：1.培养学生的团队合作意识和动手操作兴趣。

2.培养学生对数学和科学的热爱和好奇心。

3.培养学生解决问题的自信心和自主学习能力。

二、教学内容本课程的教学内容主要包括60进位计数器的结构和工作原理、操作方法以及应用。

具体安排如下：1.60进位计数器的结构和工作原理：介绍60进位计数器的各个部分及其功能，解释其工作原理。

2.60进位计数器的操作方法：讲解如何进行数字的输入、显示和清除，如何进行进位和借位的操作。

3.进位计数的基本概念和应用：介绍进位计数的基本概念，如十进制、二进制等，并展示其在实际问题中的应用。

三、教学方法为了激发学生的学习兴趣和主动性，本课程将采用多种教学方法，如讲授法、讨论法、案例分析法和实验法等。

1.讲授法：通过教师的讲解，让学生了解60进位计数器的结构和工作原理，掌握进位计数的基本概念和应用。

2.讨论法：通过小组讨论，培养学生的团队合作意识和解决问题的能力。

3.案例分析法：通过分析实际问题，让学生学会运用60进位计数器解决实际问题。

4.实验法：通过动手操作60进位计数器，培养学生的动手操作能力和实践能力。

四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将选择和准备以下教学资源：1.教材：选用《60进位计数器操作指南》作为主要教材，介绍60进位计数器的结构、操作方法和应用。

2.参考书：提供相关的参考书籍，供学生深入学习和拓展知识。

3.多媒体资料：制作PPT、视频等多媒体资料，生动展示60进位计数器的操作过程和应用实例。

60进位计数器课程设计

60进位计数器课程设计一、课程目标知识目标：1. 学生能理解60进位计数器的基本原理，掌握60进制的数制转换方法。

2. 学生能运用60进位计数器进行简单的加、减运算，并解决实际问题。

3. 学生了解60进位计数器在日常生活中的应用，如时间的计算等。

技能目标：1. 学生能够独立操作60进位计数器，进行数制转换和基本运算。

2. 学生能够运用所学知识解决涉及60进位计数器的实际问题，提高解决问题的能力。

3. 学生通过小组合作，培养团队协作和沟通能力。

情感态度价值观目标：1. 学生培养对数学学习的兴趣，激发探究精神。

2. 学生在学习过程中，树立正确的价值观，认识到数学知识在生活中的重要性。

3. 学生通过克服困难，增强自信心，培养积极向上的学习态度。

课程性质：本课程为数学学科教学，结合学生年级特点，注重知识性与实践性的结合。

学生特点：学生处于小学高年级阶段，具备一定的数学基础，好奇心强，喜欢动手操作。

教学要求：教师需关注学生的个别差异，创设有趣的教学情境，引导学生主动参与，提高学生的动手操作能力和解决问题的能力。

在教学过程中，注重知识点的讲解与实际应用的结合，使学生在掌握知识的同时，提高综合素养。

通过分解课程目标为具体的学习成果，便于后续教学设计和评估。

二、教学内容本节教学内容以《数学》课本中关于计数器及其数制转换的相关章节为基础，结合课程目标，组织以下内容：1. 60进位计数器的基本原理：介绍60进位计数器的起源，引导学生了解其发展过程，理解60进制的数制特点。

2. 数制转换方法：讲解60进制与10进制之间的转换方法，通过实例演示，帮助学生掌握转换技巧。

3. 60进位计数器的运算：教授60进位计数器进行加、减运算的方法，并通过实际操作，让学生学会运用计数器解决简单问题。

4. 60进位计数器在日常生活中的应用：以时间为背景，介绍60进位计数器在时间计算等方面的应用，提高学生学以致用的能力。

教学内容安排和进度：第一课时：60进位计数器的基本原理，数制转换方法。

利用msi设计六十进制计数器实验报告

利用msi设计六十进制计数器实验报告一、实验目的本实验旨在通过利用MSI设计六十进制计数器，掌握数字电路设计的基本原理和方法，了解计数器的工作原理及其应用。

二、实验原理1. 计数器的工作原理计数器是一种能够按照预定规律进行计数的电路。

它能够将输入信号转换为数字信号，并在每个时钟脉冲到达时进行计数。

当计数器达到预定值时，它会产生一个输出信号，从而触发其他电路或设备。

2. 六十进制计数器的设计六十进制计数器是一种能够按照六十进制规律进行计数的电路。

它需要使用六十进制BCD码来表示数字，并且需要使用多个JK触发器来存储当前的计数值。

每当时钟脉冲到达时，JK触发器会根据当前状态和输入信号进行状态转移，从而实现计数功能。

三、实验步骤1. 确定电路图和元件清单根据六十进制BCD码和JK触发器的特点，确定所需元件清单，并绘制出完整的电路图。

2. 按照电路图连接元件按照电路图连接各个元件，并注意排列布局和线路的清晰可见。

3. 进行电路测试使用万用表等工具对电路进行测试，检查是否存在短路、开路等问题，并逐步调整电路以确保其正常工作。

4. 进行计数器测试将计数器与其他电路或设备连接，并进行计数器测试。

检查计数器是否能够按照预定规律进行计数，并观察输出信号是否正确。

四、实验结果经过以上步骤，我们成功地设计出了一个六十进制计数器，并进行了相应的测试。

该计数器能够按照六十进制规律进行计数，并在达到预定值时产生相应的输出信号。

同时，我们还通过本次实验深入了解了数字电路设计的基本原理和方法，对于今后的学习和实践具有重要意义。

五、实验总结本次实验是一次非常有意义的数字电路设计经历，通过该实验我们不仅掌握了六十进制计数器的设计方法和原理，还加深了对数字电路设计的理解和认识。

同时，在实际操作中我们也学会了如何绘制完整的电路图，并且能够运用工具对电路进行测试和调整。

这些经验将为今后更深入地学习数字电路设计奠定坚实的基础。

60进制计时器课程设计

60进制计时器课程设计一、课程目标知识目标：1. 学生能够理解60进制计时器的概念，掌握其运行原理。

2. 学生能够运用60进制进行时间计算，解决实际问题。

3. 学生了解60进制在生活中的应用，如钟表、计时器等。

技能目标：1. 学生能够设计简单的60进制计时器，并进行时间设置。

2. 学生能够运用60进制进行时间加减运算，提高解决问题的能力。

3. 学生能够运用所学知识，分析并解决生活中的时间计算问题。

情感态度价值观目标：1. 学生培养对数学的兴趣，认识到数学在生活中的重要性。

2. 学生在探究过程中，培养合作意识，提高团队协作能力。

3. 学生通过学习，培养严谨、细心的学习态度，形成良好的时间观念。

课程性质：本课程为数学学科拓展课程，旨在帮助学生将所学知识应用于实际生活，提高解决实际问题的能力。

学生特点：五年级学生具备一定的数学基础，对新知识具有较强的求知欲，喜欢动手操作和团队协作。

教学要求：结合学生特点，以实际问题为载体，引导学生主动探究，注重培养学生的动手操作能力和团队合作精神。

通过课程学习，使学生在掌握60进制计时器知识的基础上，提高解决实际问题的能力，培养良好的情感态度价值观。

二、教学内容本课程教学内容主要包括以下三个方面：1. 60进制计时器的基本概念与原理- 学习60进制的基本概念，理解60进制与10进制的区别与联系。

- 探究钟表、计时器等设备中60进制的运用原理。

2. 60进制时间计算与应用- 学习60进制下的时间加减运算方法，掌握时间计算的技巧。

- 结合实际案例，运用60进制解决生活中的时间计算问题。

3. 60进制计时器的设计与制作- 学习设计简单的60进制计时器，理解其内部结构和工作原理。

- 动手制作60进制计时器，培养动手操作能力和创新能力。

教学内容安排与进度：第一课时：60进制的基本概念与原理，钟表、计时器等设备中的运用。

第二课时：60进制时间计算方法，解决实际问题。

第三课时：60进制计时器的设计与制作。

60进制计数器实验报告

五、整体电路及实现
电容充电时间：tp1=0.7(R1+R2)C
电容放电时间：tp2＝0.7R2 C
电路振荡周期：T=tp1+tp2=0.7(R1+2R2)C
电路震荡频率：f=1/T
由此得到振荡周期为1s的脉冲信号。
产生的脉冲信号波形如下图所示：
（2）74LS161的16进制改10进制(低位)
（3）74LS161的16进制改6进制（高位）
（2）、确定使用74LS161芯片的个数。74LS161有16个状态，十进制计数器有10个状态，只用一片74LS161就可以实现模为10的计数器。实现六十进制，需要两片74LS161芯片。
（3）、确定输出状态。计数器应从0000状态开始计数，当低位第十个脉冲出现时，即1010状态出现时立即返回0000状态。高位第六个脉冲出现时，即0110状态出现时立即返回0000状态。
三、逻辑功能表
74LS161逻辑功能表
输入
输出
CR
LD
CTP
CTT
CP
D3
D2
D1
D0
Q3
Q2
Q1
Q0
0
*
*
*
*
*
*
*
*
L
L
L
L
1
0
*
*
↑
D3
D2
D1
D0
D3
D2
D1
D0
1
1
*
0
↑
*
*
*
*
保持
1
1
0
*
*
*
*
*
*
保持
1
1
1

六十进制计数器实验报告6

实验名称: 六十进制计数器一、实验目的设计一个六十进制计数器。

二．实验原理用元件例化语句实现三．实验记录1.写出实验所需程序，编写程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY counter ISGENERIC(count_value:INTEGER:=9);PORT(clk,clr,en:IN STD_LOGIC;co:OUT STD_LOGIC;count:OUT INTEGER RANGE 0 TO count_value); END counter;ARCHITECTURE a OF counter ISSIGNAL cnt:INTEGER RANGE 0 TO count_value; BEGINPROCESS(clk,clr)BEGINIF clr='1' thencnt<=0;ELSIf(clk'event and clk='1') thenIf en='1'thenIF cnt=count_value thencnt<=0;ELSEcnt<=cnt+1;END IF;END IF;END IF;END PROCESS;co<='1' WHEN cnt=count_value ELSE '0';count<=cnt;END a;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY timer ISPORT(clk,reset,enable:IN STD_LOGIC;sh:OUT INTEGER RANGE 0 TO 5;SL:OUT INTEGER RANGE 0 TO 9);END timer;ARCHITECTURE stru OF timer ISSIGNAL sh_en:STD_LOGIC;COMPONENT counter ISGENERIC(count_value:INTEGER:=9);PORT(clk,clr,en: IN STD_LOGIC;co:OUT STD_LOGIC;count:OUT INTEGER RANGE 0 TO count_value);END COMPONENT;BEGINCNT1S:counterGENERIC MAP(count_value=>9)PORT MAP(clk=>clk,clr=>reset,en=>enable,co=>sh_en,count=>sl);CNT10S:counterGENERIC MAP(count_value=>5)PORT MAP(clk=>clk,clr=>reset,en=>sh_en,count=>sh);END stru;保存为.vhdl文件，进行编译。