EDA 60进制计数器的设计

《EDA技术》课程实验报告

学生姓名：黄红玉

所在班级：电信1002

指导教师：高金定老师

记分及评价：

一、实验名称

实验2：60进制计数器的设计

二、任务及要求

【基本部分】4分

1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采

用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。

2、要求具备使能功能和异步清零功能。

3、设计完成后生成一个元件，以供更高层次的设计调用。

4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。

【发挥部分】1分

思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。三、实验程序（原理图）

四、仿真及结果分析

设计60进制与设计24进制的步骤几乎一样。调用两片74160十进制计数器，采用反馈置数法，设计一个60进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步60进制，则个位接成1001，十位接成0101，再用一个五输入（一段接一个使能信号EN）的与非门同时接到两片74160计数器上的置数端LDN上。把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的60进制。然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。

五、硬件验证

1、选择模式：模式7

2、引脚锁定情况表：

六、小结

在这次试验中，通过指导老师起初的讲解以及阅读相关课本，我对QuartusII平台有了进一步的了解，初步知道整个设计过程。在设计过程中，许多问题的暴露使得我们不仅对数字电路原理有了更加深刻的了解，也使我们对QuartusII平台的使用规则有了更多的了解。掌握这门技术为今后更多的设计工作打下了基础，我受益匪浅。