实验五计数、译码、显示电路

合集下载

数字电路实验五译码显示电路

数字电路与逻辑设计实验报告实验五译码显示电路姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验器件1.数字电路实验箱、数字万用表、示波器。

2.虚拟器件: 74LS138 74LS197 各种门电路三、实验预习本实验需要实现在实验箱的八个数码管上显示自己的学号，也就是能够在数码管的任意位置显示任意数字。

考虑到每四个数码管只有一个数据输入端，那么这个数据输入端要承担至少四种信号种类，我们可以使用4位计数器74LS197的全输出特性来满足该要求（具有4进制数据的全部16种输出）。

将计数器输出接在数码管数据输入端后，再在位选控制端在适当的时刻输入低电平，借助数码管的辉光效应即可在每一个数码管上获得稳定且各不相同的数字显示。

位选控制端需要施加持续的高电平，仅当计数器工作到我们期望的数字时，控制端出现低电平。

这个选择特性可以用低电平选择输出的74LS138芯片实现。

又考虑到74LS138为3输入译码器，想要完成对BCD码的译码还需要考虑输入信号为8（1000）、9（1001）的情况。

如果我们把BCD码的后三位数字作为74LS138的输入，就只需要考虑1000和0000，1001和0001的分辨，这个过程可以用少量门电路设计简单的组合逻辑电路来实现。

设计完毕的电路图如下所示：使用Multisim仿真得到波形图：①其上4个信号分别是数码管显示0，1，8，9的选通信号，其下7个信号是7段数码管每一段的信号输入。

②其上6个信号分别是数码管显示2，3，4，5，6，7的选通信号，其下7个信号是7段数码管每一段的信号输入。

考虑到实际实验时，实验箱的数码管具有无效码灭灯功能，所以无需对BCD码有效范围以外的信号进行进一步筛选。

如模拟波形所示，我们得到了一组正确可靠的选通信号，想让数码管显示目标数字时，只需将计数器的输出接在数码管的总信号输入端，将对应的选通信号接在该数码管的选通端即可。

南昌大学通信原理实验五 PCM编码、译码原理实验

实验五 PCM编码、译码原理实验一、实验目的1、加深对PCM 编码过程的理解；2、熟悉PCM 编、译码专用集成芯片的功能和使用方法；3、了解PCM 系统的工作过程；4、了解帧同步信号的时序状态关系；5、掌握时分多路复用的工作过程；6、用同步正弦波信号观察PCM 八比特编码的实验。

二、实验原理脉冲调制就是把一个时间连续、取值连续的模拟信号变换成时间离散、取值离散的数字信号后在信道中传输。

脉冲编码调制就是对模拟信号先抽样，量化、编码的过程。

所谓抽样，就是在抽样脉冲来到的时刻提取对模拟信号在该时刻的瞬时值，抽样把时间上连续的信号变成时间上离散的信号。

抽样速率的下限是由抽样定理确定的。

在该实验中，抽样速率采用8Kbit/s。

所谓量化，就是把经过抽样得到的瞬时值将其幅度离散，即用一组规定的电平，把瞬时抽样值用最接近的电平值来表示。

所谓编码，就是用一组二进制码组来表示每一个有固定电平的量化值。

然而，实际上量化是在编码过程中同时完成的，故编码过程也称为模/数变换，可记作A/D。

PCM原理框图三、实验内容1、用同步正弦波信号观察PCM 八比特编码的实验；2、脉冲编码调制（PCM）及系统实验；3、PCM 八比特编码时分复用输出波形观察测量实验。

四、实验步骤及结果1、打开实验箱右侧电源开关，电源指示灯亮；2、编码部分：SP401 接入模拟信号，输入正弦波信号；SP405 接入2048KHz 主时钟信号；SP406 接入8KHz 脉冲信号；SP407 接入可选发码时钟，有64K、512K、2048K 三种频率。

3、译码部分：SP408 接入8KHz 脉冲信号；SP409 接入可选发码时钟，有64K、512K、2048K 三种频率。

4、连接SP402、SP403 两点，测试译码输出电路各点波形，在TP404能观察到稳定的正弦输出信号。

用音乐信号源取代函数信号发生器测试各点。

TP401：模拟信号输入TP402：数字编码输出； TP403：数字译码输入TP404：模拟信号输出TP405：主时钟TP407/409 ：512KHz5、实验现象TP401TP402TP403TP404TP405TP403 405TP406TP407 409TP408五、测量点说明TP401：该点为输入的音频信号，用连接线连接模拟信号源与TP401，若幅度过大，则被限幅电路限幅成方波，因此信号波形幅度尽量小一些。

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。

三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。

除清零为同步外，其他功能与74LSl61相同。

二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M 进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。

第二类是由集成二进制计数器构成计数器。

第三类是由移位寄存器构成的移位寄存型计数器。

第一类，可利用时序逻辑电路的设计方法步骤进行设计。

第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。

两种实现方法：反馈置数法和反馈清零法。

第三类,是由移位寄存器构成的移位寄存型计数器。

4．实验电路：十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图5.1 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。

实验五八位数码扫描显示电路设计

实验五八位数码扫描显示电路设计[实验目的]1、熟悉7段数码显示译码器设计；2、学习硬件扫描显示电路的设计。

*[实验仪器]PC机、EDA实验箱一台Quartus II 6.0软件[实验内容](1) 实验内容1：说明例7-1中各语句的含义，以及该例的整体功能。

对该例进行编辑、编译、综合、适配、仿真，给出仿真波形。

实验方式：若考虑小数点，SG的8个段分别与PIO49、PIO48、…、PIO42（高位在左）、BT的8个位分别与PIO34、PIO35、…、PIO41（高位在左）；电路模式不限。

将GW48EDA 系统左下方的拨码开关全部向上拨，时钟CLK可选择clock0，通过跳线选择16384Hz信号。

引脚锁定后进行编译、下载和硬件测试实验。

(2) 实验内容2：修改例7-1的进程P1中的显示数据直接给出的方式，增加8个4位锁存器，作为显示数据缓冲器，使得所有8个显示数据都必须来自缓冲器。

缓冲器中的数据可以通过不同方式锁入，如来自A/D采样的数据、来自分时锁入的数据、来自串行方式输入的数据，或来自单片机等。

[实验原理]图3-4所示的是8位数码扫描显示电路，其中每个数码管的8个段：h、g、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1、k2、…k8来选择。

被选通的数码管显示数据，其余关闭。

如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。

根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、…k8分别被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。

[参考设计文本描述] 图3-4 8位数码扫描显示电路LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SCAN_LED ISPORT ( CLK : IN STD_LOGIC;SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--段控制信号输出BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--位控制信号输出END;ARCHITECTURE one OF SCAN_LED ISSIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL A : INTEGER RANGE 0 TO 15;BEGINP1：PROCESS( CNT8 )BEGINCASE CNT8 ISWHEN "000" => BT <= "00000001" ; A <= 1 ;WHEN "001" => BT <= "00000010" ; A <= 3 ;WHEN "010" => BT <= "00000100" ; A <= 5 ;WHEN "011" => BT <= "00001000" ; A <= 7 ;WHEN "100" => BT <= "00010000" ; A <= 9 ;WHEN "101" => BT <= "00100000" ; A <= 11 ;WHEN "110" => BT <= "01000000" ; A <= 13 ;WHEN "111" => BT <= "10000000" ; A <= 15 ;WHEN OTHERS => NULL ;END CASE ;END PROCESS P1;P2：PROCESS(CLK)BEGINIF CLK'EVENT AND CLK = '1' THEN CNT8 <= CNT8 + 1;END IF;END PROCESS P2 ;P3：PROCESS( A ) –-译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10=> SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12=> SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14=> SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS =>NULL ;END CASE ;END PROCESS P3;END;[实验报告要求]1、写出实验源程序，画出仿真波形；2、分析实验结果，以及它们的硬件测试实验结果写进实验报告。

数字逻辑电路实验教案

绪论数字逻辑电路是高等学校计算机科学技术专业中的一门主要的技术基础课程，它是为培养计算机科学技术专业人才的需要而设置的，它为计算机组成原理、微型机与其应用等后续课程打下牢固的硬件基础。

数字逻辑电路是一门理论性和实践性均较强的专业基础课，实验是数字逻辑电路课程中极其重要的实践环节。

通过数字逻辑电路实验可以使学生真正掌握本课程的基本知识和基本理论，加强对课本知识的理解，有利于培养各方面的能力；有利于实践技能的提高；有利于严谨的科学作风的形成。

一、常用电子仪器的使用1、示波器2、THD—4型数字电路实验箱3、万用表二、实验课的程序1．实验预习由于实验课的时间有限，因此，每次实验前要作好预习，写好预习报告。

预习的要求：a．理解实验原理，包括所用元器件的功能。

b．粗略了解实验具体过程。

c．根据实验要求，画好实验线路与数据表格。

2．实验操作每次测量后，应立即将数据记录下来，并由实验老师签字。

实验操作一般步骤：（1）在连接实验线路之前，必须保证“数字电路实验箱”所有电源关闭；（2）按所画的实验线路图连接实验线路，所用短路线必须事先用万用表检查，以减少故障点；（3）实验线路连接完成后，必须仔细检查实验线路，以保证实验线路连接无误；（4）实验线路连接正确后，接通电源，进行具体实验。

（5）如变动实验线路，必须从（1）重新进行。

故障检查方法与处理：（1）检查元器件的接入电源是否正确；（2）使实验线路处于静态，用万用表“直流电压挡”，从输入级向输出级逐级检查逻辑电平，确定故障点；（3）关闭“数字电路实验箱”电源，用万用表“欧姆挡”，检查实验线路连接是否正确，确定故障点；（4）关闭“数字电路实验箱”电源，按实验操作一般步骤（2）（3）（4）将故障排除。

3．实验报告写实验报告应有如下项目：（1）实验目的（2）实验内容（3）实验设备与元器件（4）实验元器件引脚图（5）实验步骤、实验线路与实验记录等（6）实验结果与故障处理分析、讨论和体会等（7）“思考题”要求同学在完成基本实验内容的前提下去做，并将实验内容、实验所用器件、线路、结果与分析等做副页附在实验报告最后，其副页由实验老师签字确认。

实验五-7段数码显示译码器设计

实验五7段数码显示译码器设计实验报告一、实验要求1、GW48实验箱2、写出7段数码显示译码器程序3、总结实验步骤和实验结果二、实验内容1、说明例中各语句的含义，以及该例的整体功能。

在max+plus2或quartus2上对以下该例进行编辑、编译、综合、适配仿真，给出其所有信号的时序仿真波形。

module zdw(in,out);output [6:0]out;input [3:0]in;reg[6:0]out;always@(in)begincase(in)4'd0: out=7'b1111110;4'd1: out=7'b0110000;4'd2: out=7'b1101101;4'd3: out=7'b1111001;4'd4: out=7'b0110011;4'd5: out=7'b1011011;4'd6: out=7'b1011111;4'd7: out=7'b1110000;4'd8: out=7'b1111111;4'd9: out=7'b1111011;4'd10: out=7'b1110111;4'd11: out=7'b0011111;4'd12: out=7'b1001110;4'd13: out=7'b0111101;4'd14: out=7'b1001111;4'd15: out=7'b1000111;default: out=7'bx;endcaseendendmodule2、引脚锁定以及硬件下载测试。

建议选实验电路模式6，用数码8显示译码输出（PIO46—PIO40）。

键8，键7，键6，键5四位控制输入，硬件验证译码器的工作性能。

实验报告——计数器及其应用

实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。

(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。

(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。

(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。

图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。

图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。

清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。

(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。

清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。

(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。

参照3)进行实验。

****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。

数字电子技术基础实验指导书1

数字电子技术基础实验指导书实验一、认识实验一、实验目的：1、熟悉面包板的结构2、进一步掌握与非门、或非门、异或门的功能3、初步尝试在面包板上连接逻辑电路二、实验用仪器：面包板一块 74LS00一块 74LS20一块74LS02（四二输入或非门）一块、 74LS86（四二输入异或门）一块万用表一块导线若干稳压电源一台三、面包板和4LS00、74LS20、74LS02、74LS86的介绍： 1面包板上的小孔每5个为一组，其内部有导线相连。

横排小孔是4、3、4（3、4、3）的结构，即每5*4（5*3）、5*3（5*4）、5*4（5*3）组横排小孔内部有导线相连。

用到的双列直插式集成块跨接在凹槽两边，管脚插入小孔。

通常用面包板的上横排小孔接电源，用下横排小孔接地。

2、74LS00的内部结构示意图：74LS00的管脚排列如上图所示，为双列直插式14管脚集成块，是四集成二输入与非门。

74LS20是二四输入与非门。

VCC 3A 3B 3Y 4A 4B 4Y VCC 2A 2B NC 2C 2D 4Y1A 1B 1Y 2A 2B 2Y GND 1A 1B NC 1C 1D 1Y GND 74LS00 74LS20VCC 3Y 3B 3A 4Y 4B 4A VCC 3B 3A 3Y 4B 4A 4Y1Y 1A 1B 2Y 2A 2B GND 1A 1B 1Y 2A 2B 2Y GND四、实验内容与步骤：1、测试面包板的内部结构情况：用两根导线插入小孔，用万用表的电阻挡分别测试小孔组与组之间的导通情况，并记录下来。

2、验证与非门的逻辑功能：1）将4LS00插入面包板，并接通电源和地。

2）选择其中的一个与非门，进行功能验证。

3）、将验证结果填入表1：表1其中，A 、B 1”时，输入端接电源；Y 是输出端，用万用表（或发光二极管）测得在不同输入取值组合情况下的输出，并将结果填入表中。

5）分析测得的结果是否符合“与非”的关系。

实验五计数器及其应用

实验五计数器及其应用一、实验目的1.熟悉由集成触发器构成的计数器电路及其工作原理。

2.熟练掌握常用中规模集成电路计数器及其应用方法。

二、实验原理所谓计数,就是统计脉冲的个数,计数器就是实现“计数”操作的时序逻辑电路。

计数器的应用十分广泛,不仅用来计数,也可用作分频、定时等。

计数器种类繁多。

根据计数体制的不同,计数器可分成二进制（即2n进制）计数器和非二进制计数器两大类。

在非二进制计数器中,最常用的是十进制计数器,其它的一般称为任意进制计数器。

根据计数器的增减趋势不同,计数器可分为加法计数器——随着计数脉冲的输入而递增计数的；减法计数器——随着计数脉冲的输入而递减的,可逆计数器——既可递增、也可递减的。

根据计数脉冲引人方式不同,计数器又可分为同步计数器——计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器——计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。

1.异步二进制加法计数器异步二进制加法计数器是比较简单的。

图32 (a)是由4个JK（选用74LS112集成片）触发器构成的4位二进制(十六进制)异步加法计数器,图32 (b)和(c)分别为其状态图和波形图。

对于所得状态图和波形图可以这样理解：触发器FFo(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转,触发器FF1的 CP 端接 FF0的 Q0端 .因而当 FF0(Q0)由1→0时,FF1翻转。

类似地,当 FF l(Q l)由1→0时,FF2翻转,FF2(Q2)由1→0时,FF3翻转。

（a）逻辑图(b)状态图（c）波形图图32 4位二进制（十六进制）异步加法计数器4位二进制异步加法计数器从起始态0000到1111共十六个状态,因此,它是十六进制加法计数器,也称模16加法计数器 (模M = 16)。

从波形图可看到,Q0的周期是CP周期的二倍；Q l是Q0的二倍,CP的四倍；Q2是Q1的二倍,Q0的四倍,CP的八倍；Q3是Q2的二倍,Q l的四倍,Q0的八倍,CP 的十六倍。

实验5 LED数码管动态显示电路的设计与仿真

实验项目五 LED数码管动态显示电路的设计与仿真[实验目的]1．掌握LED数码管的动态显示原理2．掌握LED数码管动态显示电路的设计3．掌握对LED数码管动态显示的控制方法[实验原理]动态扫描显示原理：动态显示方式是指逐位轮流点亮每位显示器（称为扫描），即每个数码管的位选被轮流选中，多个数码管公用一组段选。

对于每一位显示器来说，每隔一段时间点亮一次。

显示器的亮度既与导通电流有关，也与点亮时间和间隔时间的比例有关。

调整电流和时间参数，可实现亮度较高较稳定的显示。

若显示器的位数不大于8位，则控制显示器公共极电位只需8位口（称为扫描口），控制各位显示器所显示的字形也需一个8位口（成为段数据口）。

[实验仪器]PC机一台[Proteus用到器件的关键词]单片机（AT89C52）、六位一体数码管（7SEG-6MPX6-CC-BLUE）[实验内容与步骤]1．用Proteus软件设计出六位一体LED数码管动态显示电路原理图。

2．用Keil编写程序。

首先通过单片机的P3口逐个选通数码管的位选端，再通过单片机的P2口送出要显示的字符，最后调整每个数码管点亮时间，最终便可以看到动态显示的效果。

3．将HEX文件装载到AT89C52中，单击Start按钮开始动态仿真。

[实验数据记录];******六位一体数码管动态显示程序*******;ORG 0000HLJMP MAINORG 0050HMAIN: MOV DPH,#02HAGAIN: MOV R2,#00H ;段选端指针计数器MOV R3,#50H ;位选端指针计数器LP: MOV DPL,R3MOVC A,@A+DPTRMOV P3,AINC R3CLR AMOV DPL,R2MOVC A,@A+DPTRMOV P2,AMOV R2,DPLINC R2CLR ALCALL DELAYMOV P3,#0FFH ;为了去掉余辉，在下一次显示之前关掉位选端CJNE R2,#6,LPAJMP AGAINDELAY: MOV R0,#01FHDL1: MOV R1,#01FHDL2: NOPNOPDJNZ R1,DL2DJNZ R0,DL1RETORG 0200HTAB1: DB 06H,5BH,4FH,66H,6DH,7DH,07H,7FH,6FH ;段选代码，对应0123456789 ORG 0250HTAB2: DB 0FEH,0FDH,0FBH,0F7H,0EFH,0DFH ;位选代码，分别选通第1，第2，第3，第4，;第5，第6个数码管END[实验数据处理] [实验结果及讨论]。

实验五 PCM编译码

实验五 PCM编译码一、实验目的1. 掌握PCM编译码原理。

2. 掌握PCM基带信号的形成过程及分接过程。

3. 掌握语音信号PCM编译码系统的动态范围和频率特性的定义及测量方法。

二、实验内容1. 用示波器观察两路音频信号的编码结果，观察PCM基群信号。

2. 改变音频信号的幅度，观察和测试译码器输出信号的信噪比变化情况。

3. 改变音频信号的频率，观察和测试译码器输出信号幅度变化情况。

三、基本原理1. 点到点PCM多路电话通信原理脉冲编码调制(PCM)技术与增量调制(ΔM)技术已经在数字通信系统中得到广泛应用。

当信道噪声比较小时一般用PCM，否则一般用ΔM。

目前速率在155MB以下的准同步数字系列(PDH)中，国际上存在A解和μ律两种PCM编译码标准系列，在155MB以上的同步数字系列(SDH)中，将这两个系列统一起来，在同一个等级上两个系列的码速率相同。

而ΔM在国际上无统一标准，但它在通信环境比较恶劣时显示了巨大的优越性。

点到点PCM多路电话通信原理可用图5-1表示。

对于基带通信系统，广义信道包括传输媒质、收滤波器、发滤波器等。

对于频带系统，广义信道包括传输媒质、调制器、解调器、发滤波器、收滤波器等。

图5-1 点到点PCM多路电话通信原理框图本实验模块可以传输两路话音信号。

采用TP3057编译器，它包括了图5-1中的收、发低通滤波器及PCM编译码器。

编码器输入信号可以是本实验模块内部产生的正弦信号，也可以是外部信号源的正弦信号或电话信号。

本实验模块中不含电话机和混合电路，广义信道是理想的，即将复接器输出的PCM信号直接送给分接器。

2. PCM编译码模块原理本模块的原理方框图图5-2所示，模块内部使用+5V和-5V电压，其中-5V电压由-12V 电源经7905变换得到。

图5-2 PCM编译码原理方框图该模块上有以下测试点和输入点：∙ BS PCM基群时钟信号(位同步信号)测试点∙ SL0 PCM基群第0个时隙同步信号∙ SLA 信号A的抽样信号及时隙同步信号测试点∙ SLB 信号B的抽样信号及时隙同步信号测试点∙ SRB 信号B译码输出信号测试点∙ STA 输入到编码器A的信号测试点∙ SRA 信号A译码输出信号测试点∙ STB 输入到编码器B的信号测试点∙ PCM PCM基群信号测试点∙ PCM-A 信号A编码结果测试点∙ PCM-B 信号B编码结果测试点∙ STA-IN 外部音频信号A输入点∙ STB-IN 外部音频信号B输入点本模块上有三个开关K5、K6和K8，K5、K6用来选择两个编码器的输入信号，开关手柄处于左边(STA-IN、STB-IN)时选择外部信号、处于右边(STA-S、STB-S)时选择模块内部音频正弦信号。

数电实验五：计数器的功能验证

数电实验五：计数器的功能验证1. 实验目的本实验旨在通过验证计数器的功能，加深对计数器原理的理解，让学生能够掌握计数器的使用方法和工作原理。

2. 实验器材•数字逻辑实验箱•计数器芯片•电压源•示波器•逻辑分析仪3. 实验原理计数器是一种常用的数字电路，能够实现计数功能。

常见的计数器有二进制计数器、十进制计数器等。

计数器可以用来进行时序控制、频率分频等应用。

4. 实验步骤4.1 连接电路首先将计数器芯片插入实验箱中的插槽，注意芯片的引脚方向要正确。

接下来按照以下步骤连接电路：1.将电压源的正极与实验箱的正电源线连接，将电压源的负极与实验箱的地线连接。

2.将计数器芯片的Vcc引脚连接到电压源的正极，将GND引脚连接到电压源的负极。

3.将计数器芯片的输入引脚与任意输入信号源连接，可以使用示波器或逻辑分析仪提供输入信号。

4.将计数器芯片的输出引脚与外部观察装置（示波器、数码管等）连接，以观察计数器的输出情况。

4.2 功能验证启动电路后，根据以下步骤验证计数器的功能：1.观察计数器的输出情况，注意是否按照预期进行计数。

2.调节输入信号源的频率，观察计数器的计数速度。

3.尝试改变计数器的工作模式（比如二进制计数、十进制计数等），观察输出结果的变化。

4.使用逻辑分析仪对计数器进行分析，验证计数器的工作原理。

5. 实验结果与分析通过观察实验中计数器的输出情况，我们可以得出以下结论：1.计数器能够按照预期的规律进行计数，对输入信号的边沿敏感。

2.计数器的计数速度与输入信号的频率有关，频率较高时计数速度较快，频率较低时计数速度较慢。

3.改变计数器的工作模式会导致输出结果的变化，不同的工作模式对计数器的计数规律有不同的要求。

6. 实验总结本次实验主要验证了计数器的功能，加深了对计数器的认识。

通过实验，我们学到了以下知识：1.计数器是一种常用的数字电路，能够实现计数功能。

2.计数器的输入信号可以是时钟信号或其他外部触发信号。

实验五时序逻辑电路实验报告

实验五时序逻辑电路实验报告一、实验目的1.了解时序逻辑电路的基本原理和设计方法。

2.掌握时序逻辑电路的设计方法。

3.运用Verilog语言进行时序逻辑电路的设计和仿真。

二、实验原理时序逻辑电路是指在电路中引入记忆元件（如触发器、计数器等），通过电路中的时钟信号和输入信号来控制电路的输出。

时序逻辑电路的输出不仅与当前输入有关，还与之前输入和输出的状态有关，因此对于时序逻辑电路的设计，需要考虑时钟信号的频率、输入信号的变化及当前状态之间的关系。

三、实验内容本次实验通过使用Verilog语言设计和仿真下列时序逻辑电路。

1.设计一个10进制累加器模块，实现对输入信号进行累加并输出，并在仿真中验证结果的正确性。

2.设计一个4位二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。

3.设计一个4位带加载/清零控制功能的二进制计数器模块，实现对输入时钟信号的计数，并在仿真中验证结果的正确性。

四、实验步骤1.根据实验原理和要求，利用Verilog语言设计10进制累加器模块。

在设计中需要注意时钟的频率和输入信号的变化。

2.编译并运行仿真程序，验证设计的10进制累加器模块的正确性。

3.在设计时钟频率和输入信号变化的基础上，设计4位二进制计数器模块。

4.编译并运行仿真程序，验证设计的4位二进制计数器模块的正确性。

5.在设计4位二进制计数器模块的基础上，引入加载/清零控制功能，设计一个4位带加载/清零控制功能的二进制计数器模块。

6.编译并运行仿真程序，验证设计的带加载/清零控制功能的二进制计数器模块的正确性。

7.总结实验结果，撰写实验报告。

五、实验结果与分析1.经过验证实验，10进制累加器模块能够正确实现对输入信号的累加并输出正确的结果。

2.经过验证实验，4位二进制计数器模块能够正确实现对输入时钟信号的计数，并输出正确的计数结果。

3.经过验证实验，带加载/清零控制功能的二进制计数器模块能够正确实现对输入时钟信号的计数，并在加载或清零信号的控制下实现加载或清零操作。

数电实验报告：数码管显示控制电路设计

数字电子技术实验报告实验五：数码管显示控制电路设计一、设计任务与要求：能自动循环显示数字0、1、2、3、4、1、3、0、2、4。

二、实验设备：1、数字电路实验箱；2、函数信号发生器；3、8421译码器；4、74LS00、74LS10、74LS90。

三、实验原理图和实验结果：1、逻辑电路设计及实验原理推导：将0、1、2、3、4、1、3、0、2、4用8421码表示出来，如下表：表一用8421码表示设想用5421码来实现8421码表示的0、1、2、3、4、1、3、0、2、4，故将0、1、2、3、4、5、6、7、8、9用5421码表示出来以与上表做对比：表二用5421码表示：观察表一，首先可得到最高位全为0，故译码器的“8”直接接低电平即可；对比表一和表二得，“4”位上的数字两表表示的数字是一样的，故“4”直接与5421码的“4”输出相连即可，即译码器的“4”连74LS90的“Q 3”端；表一的“2”位上的数字前五行与表二的“2”位上的数字前五行显示的一样，此时表二的“5”位上的数字均为0，表一的“2”位上的数字后五行与表二的“1”位上的数字后五行一样，此时表二上的“5”位上的数字均为1，故译码器的“2”要接的是实现函数表达式为1020Q Q Q Q +的电路；最后一位上没有明显的规律，可用卡诺图求得逻辑表达式，也即译码器的“1”要连接的是实现函数表达式为230130Q Q Q Q Q Q +的电路。

至此，实验原理图即可画出了。

2、实验原理图：3、实验结果：编码器上依次显示0、1、2、3、4、1、3、0、2、4。

实验结果图如下：四、实验结果分析：实验结果为编码器上依次显示0、1、2、3、4、1、3、0、2、4，满足实验设计要求。

五、实验心得：在这次实验前，我认真的分析了实验原理并设计了电路，并用仿真软件得出了符合实验设计要求的结果，可是在实验过程中我遇到了问题，电路连了好几遍显示的结果都不完全对，第一次做的过程中没能顺利排除故障；但我在第二次做的过程中很顺利，因为实验原理已烂熟于心，所以很快完成了实验，一次成功。

光纤通信实验五 CMI编译码原理及CMI码光纤传输系统

实验五CMI编译码原理及CMI码光纤传输系统一、实验目的1.了解线路码型的用途2.掌握CMI 编译码的方法二、实验内容1.CMI 码的光纤传输三、实验仪器1.光纤实验系统1 台2.光纤跳线1 根3.示波器1台四、实验原理1.线路码型数字光纤通信与数字电缆通信一样，在其传输信道中，通常不直接传送终端机（例如PCM 终端机）输出的数字信号，而需要经过码型变换，使之变换成为适合于传输信道传输的码型,称之为线路码型. 在数字电缆通信中, 电缆中传输的线路码型通常为三电平的三阶高密度双极性码, 即HDB3 码，它是一种传号以正负极性交替发送的码型。

在数字光纤通信中由于光源不可能发射负的光脉冲，因而不能采用HDB3 码，只能采用0 1 二电平码。

但简单的二电平码的直流基线会随着信息流中0 1 的不同的组合情况而随机起伏，而直流基线的起伏对接收端判决不利，因此需要进行线路编码以适应光纤线路传输的要求。

线路编码还有另外两个作用：其一是消除随机数字码流中的长连0 和长连 1 码，以便于接收端时钟的提取。

其二是按一定规则进行编码后，也便于在运行中进行误码监测，以及在中继器上进行误码遥测。

2.CMI 码CMI（Coded Mark Inversion）码是典型的字母型平衡码之一。

CMI 在ITU-T G.703 建议中被规定为139 264 kbit/s（PDH 的四次群）和155 520 kbit/s（SDH 的STM-1）的物理/电气接口的码型。

其变换规则如下表所示：CMI 由于结构均匀，传输性能好，可以用游动数字和的方法监测误码，因此误码监测性能好。

由于它是一种电接口码型，因此有不少139 264 kbit/s 的光纤数字传输系统采用CMI 码作为光线路码型。

除了上述优点外，它不需要重新变换，就可以直接用四次群复接设备送来的CMI 码的电信号去调制光源器件，在接收端把再生还原的CMI 码的电信号直接送给四次群复用设备，而无须电接口和线路码型变换/反变换电路。

电工电子技术课程实训教学大纲

电工电子技术课程实训教学大纲课程名称：电工电子技术学时：18学时适用专业：计算机网络技术课程类别：专业课编写大纲教研室计算机信息管理一、实训目的与要求数字逻辑电路实验是计算机科学技术系学生的必修基础课。

开设本课程的目的是巩固和扩充课堂讲授的理论知识，培养学生科学实验的基本技能，加强学生的动手能力。

通过本课程的学习，要求学生掌握基本逻辑门电路、全加器、触发器、译码器等一些基本集成电路的特性和使用方法，并利用这些基本电路去设计组合电路和时序电路。

使学生初步具备自己拟定实验步骤、检查和排除故障的能力。

二、实训方式要求学生独立完成实验，并写出完整的实验总结报告。

三、考核办法1、根据对学生做实验时动手能力的观察记录（20%）。

2、根据学生实验报告情况（20%）。

3、实验操作考试（40%）4、综合实验（20%）四、实训指导书及主要参考资料1、《电子技术基础实验》陈大钦主编，高等教育出版社2000年出版。

2、《数字逻辑》毛法尧编著，高等教育出版社2000年出版。

3、《数字逻辑与数字系统》白中英等编著，科学出版社1998年出版。

五、实训项目及学时分配实训项目一览表实训一基本门电路参数测试 3 验证必做实训二组合逻辑电路设计 3 设计必做实训三集成触发器 3 设计必做实训四移位寄存器 3 设计必做实训五综合实验-----电子秒表 6 综合设计必做六、实训项目内容及要求实验一、基本门电路参数测试（3学时）（1）熟悉DZX-2型电子学综合实验装置（THDM-1型模电数电实验箱）、信号发生器及双踪示波器的使用方法。

（2）掌握TTL和CMOS与非门主要参数的测试方法。

（3）掌握TTL和CMOS 与非门电压传输特性的测试方法。

（1）与非门逻辑功能测试。

（2）测试TTL与非门主要参数及电压传输特性。

（3）测试CMOS与非门主要参数及电压传输特性。

DZX-2型电子学综合实验装置（THDM-1型模电数电实验箱）、信号发生器、双踪示波器、数字万用表；芯片74LS00 1片、芯片CC4011 1片。

EDA实验报告实验五计数器

1 / 3 实验报告实验五：计数器一．实验目的：一．实验目的：进一步学习层次设计法设计电路进一步学习层次设计法设计电路进一步学习混合原理图及程序法设计法进一步学习混合原理图及程序法设计法二．实验内容二．实验内容设计位十进制计数器设计位十进制计数器要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示要求用时钟源做计计数时钟输入，计数结果用实验板上个数码管显示计数器要求有清零端（，用控制）和使能端（，用控制），都是高电平有效，用实验板，设置板，设置三．实验现象三．实验现象数码依次按十进制增计数。

上拨则清零，下拨停止计数。

改变的频率可以观看计数快慢。

慢。

四．连线与跳线四．连线与跳线数码显示数据、控制及频率源的脚对应关系见实验一数码显示数据、控制及频率源的脚对应关系见实验一，与芯片脚对应关系：，与芯片脚对应关系：，最高位计数器进位输出可自行设计，可以引出，也可以不引出最高位计数器进位输出可自行设计，可以引出，也可以不引出五．实验内容和步骤（整个设计采用层次法，包括以下文件）五．实验内容和步骤（整个设计采用层次法，包括以下文件）1. （产生三个译码器的输入信号，以控制哪个数码管工作）；2.(选多路复用电路，用于顺序输入位数码管的显示数据)； 3. （数据与段数码管显示转换电路）；4.(十进制计数器程序)； 5. 形成顶层图形文件：六．思考题（扩展以上方法实现时钟）六．思考题（扩展以上方法实现时钟）6.6.首先修改，使得只有六个灯循环（最左两盏表示、正中间两盏表示、最右两盏表示）：7.7. (六进制计数器程序六进制计数器程序六进制计数器程序))： 8.8. (二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的二十四进制计数器程序，是用十六进制显示部分的))：9. 形成顶层图形文件：七．实验心得：七．实验心得：好好作图，用手可以勾画出神奇的硬件世界；好好作图，用手可以勾画出神奇的硬件世界；进一步熟悉了混合原理图以及程序法设计，又学到了好东西。

实验五利用条件语句实现计数分频时序电路

电子信息工程学系实验报告课程名称：EDA技术与实验实验项目名称：利用条件语句实现计数分频时序电路实验时间：班级：通信姓名：学号：010705实验目的:1.掌握条件语句在简单时序模块设计中的使用。

2.学习在Verilog模块中应用计算器。

实验内容:1.学习Verilog HDL设计课件。

2.学习测试模块的编写，运行模块调用的例子并进行仿真。

实验步骤：1.在教师的指导下，学习Verilog HDL课件。

2.由教师演示max+plusⅡ课件的文本设计流程。

3.参考课件实例，动手操作软件，按照流程做完从新建文件，编译，仿真，分配引脚等软件操作部分的全过程。

实验过程：一、BCD编码—七段数码显示译码器1、新建文本：选择菜单Fi l e下的New，在框中选中“T ext Editor file”，按“OK”按钮，即选中了文本编辑方式。

2、在文本编辑窗口，输入Verilog语言，代码如下：3、将文件命名为“serial1”保存v文件。

4、打开编译器窗口：在MAX—plusⅡ菜单内选择Compiler 项，即出现编译器窗口。

选择Start即可开始编译，MAX+PLUS II编译器将检查项目是否有错。

5、建立波形编辑文件：在MAX—plusⅡ菜单内选择Waveform Editor File 项。

6、仿真节点插入：选择菜单Node下的Enter Nodes from SNF选项。

按右上侧的“List”按钮，左边的列表框将立即列出所有可以选择的信号结点，然后按中间的“=>”按钮，将左边列表框的结点全部选中到右边的列表框。

单击“OK”，选中的信号将出现在波形编辑器中。

7、输入波形设置，保存波形文件，文本仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中，文件取名为serial1.scf。

单击MAX—plusⅡ菜单内选择Simulator选项，单击Start，接着打开Open SCF（界面如下图），即完成文本的波形仿真。

数码显示VHDL

数码显示VHDL实验五数码显示电路的VHDL设计一、实验目的通过数码显示电路的设计，学习VHDL的CASE语句应用及多层次设计方法。

二、实验内容1.基本命题设计一个如图5-1所示计数和7段数码显示译码电路，其中CNT4B为4输出二进制计数器，DECL7S为7段数码显示译码电路。

图5-1计数器和译码器连接电路的顶层文件原理图2.扩展命题设计一个8位数码显示器的扫描控制电路，控制如图5-2所示8个数码显示器逐一显示，以降低显示电路的功耗。

图5-28位数码显示器扫描控制电路三、实验仪器与器材计算机1台，GW48-PK2S实验箱1台，QuartuⅡ6.01套。

四、实验设计思路1.计数与7段数码显示电路（1）4位二进制计数器CNT4B参考实验一，将“10进制计数器”的VHDL程序改为“4位二进制计数器”。

（2）7段数码显示7段数码显示是纯组合电路，通用的小规模专用IC，如74或4000系列的器件只能实现十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。

但为了简化过程，首先完成7段BCD码译码器的设计。

作为7段BCD码译码器，输出信号LED7S的7位分别接如图5-3数码管的7个段，高位在上，低位在下。

例如当LED7S输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段点亮，于是数码管显示“5”。

7段数码显示电路的参考程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDECL7SISPORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));END;ARCHITECTUREoneOFDECL7SISBEGINPROCESS(A)BEGINCASEAISWHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\WHEN\LED7S<=\图5-3共阴数码管及其电路WHEN\LED7S<=\WHEN\LED7S<=\WHENOTHERS=>NULL;ENDCASE;ENDPROCES S;END;（3）设计提示分别设计4位计数器CNT4B和7段数码显示译码器DECL7S，确认满足逻辑设计要求后，应用例化语句实现图5-1所示电路CNT_DECL的VHDL设计。