产生FPGA所需低电压电路设计

产生FPGA所需低电压电路设计
对于基于FPGA 的电路板而言，需要四至五个不同的低压电源对不同元件供电在现已经非常普遍。

从最开始的3.3V，然后逐步降至
2.5V、1.8V、1.5V，现在的低压仅为1.2V。

每个新一代FPGA 似乎都需要一个新的低电源电压。

除此之外，新的通信和内存技术还需要额外的新I/O 电源电
压和终端电压。

现在，基于FPGA 的电路板经常需要四至五个不同的低电压来为不同的元件供电。

同时，CMOS 门数的增加和时钟速度的提高导致了功率要求的提高。

例如，Altera 公司在其FPGA 的Stratix/Stratix GX 产品系统中提供了14 个不同产品。

在所需的功率方面，100 MHz 下最小的FPGA 时钟所需的核心逻辑的峰值功率小于1.5 W，然而当时钟速度为300 MHz 时，最大的FPGA 时钟所需的核心逻辑的峰值功率却将近21W。

这些趋势使电路板设计者不得不使用更多而且性能更好的电源。

值得庆幸的是，最新一代的低压电源管理IC 完全能够满足
这些高性能电路板提出的要求。

实际应用的电路
图 1 显示了用于从+5V 输入产生四个电源电压的单芯片解决方案。

ISL6521(＄1.5625)同步降压调节器包括三个线性调节器/控制器，它可以给电路板提供额外的电压。

120mA 以下的I/O 和IAUX 电流可以直接从线性调节器输
出管脚（如图所示的2.5V 和1.8V）提供。

另外，它们还可以用来控制外部晶
体管。

所有输出电压都可以使用电阻分压器进行全面调整。

ISL6521(＄1.5625)在接通输入电源时会自动初始化。

通电重设（POR）功能会继续监视VCC 管脚处的输入偏置电源，POR 功能会在偏置电源电压超
过其POR 阈值时初始化软启动操作。

所有电压都会在不超过40ms 单调降低，。