数字电子技术复习题08总

一、单项选择
1、 1个逻辑门电路输入A 、B 和输出Y 的波形如图1所示，则该逻辑门为（ ）。

A 、同或门
B 、或门
C 、异或门
2、逻辑函数B AD CD B A F ∙+++=的最简与或式是（ ）。

A 、F=A+BCD+AD+
B B 、F=A+B+AD
C 、F=A+B
3、某同学有一支TTL 同或门，若要将它当作反向器使用时，输入端A 、B 应（ ）连接。

A 、A 和
B 中至少有一个接1 B 、A 和B 中至少有一个接0
C 、A 和B 接在一起
4、使逻辑函数Y=)(B A C B A +∙+为1的变量取值是( ) .
A 、001
B 、101
C 、011
D 、111
5. 能使右图输出 Y = 1 时的 A ，B 取值有 ）
(A) 1种； (B) 2种；
(C) 3种； (D) 4种。

（ ）6. 已知某二变量输入逻辑门的输入 A 、B 及输出Y 的波形如图2，试判断为何种逻
辑门的功能。

（A ） 与非门；（B ）或非门；（C ）与门；（D ）异或门。

（ ）7. 图3中输入A 、B 和输出Y 的波形如图所示，则对应的逻辑门电路是
图1 A
Y B Y
图
2
图3
（ ）8. 在 TTL 逻辑门中，为实现“线与”，应选用
(A) 三态门； (B) OC 门； (C) 异或门； (D) 与非门。

9、一只四输入端或非门，使其输出为1的输入变量取值组合有（ ）种。

A 、15
B 、8
C 、7
D 、1
10、8线—3线优先编码器74LS148的优先权顺序是I 7，I 6，……I 1I 0，输出Y 2 Y 1 Y 0，输入
低电平有效，输出低电平有效。

当 I 7I 6……I 1I 0
为11100111时，输出 Y 2 Y 1 Y 0为（ ）。

A 、011
B 、100
C 、 101
D 、110
11、连续异或9999个“1”的结果是( ) .
A 、0
B 、1
C 、1111
D 、0000
12、下列门电路中，输出有高阻态端的是（ ）
A 、具有推拉输出级的TTL 与非门电路.
B 、TTL 集电极开路与非门电路.
C 、CMOS 反相器.
D 、CMOS 三态输出门电路
13、若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是（ ）。

A 、异或
B 、同或
C 、或非
D 、与非
14、下列门电路中，输出端不可以．．．
并联使用的是（ ） A 、CMOS 反相器 B 、TTL 集电极开路与非门电路
C 、CMOS 三态输出门电路
D 、CMOS 漏极开路与非门
15、逻辑函数B AD CD B A F ∙+++=的最简与或式是（ ）。

A 、F=A+BCD+AD+
B B 、F=A+B+AD
C 、F=A+B
16、集电极开路门（OC 门）在使用时，输出需通过电阻接（ ）
A 、地
B 、电源V C
C C 、输入端
D 、外电路
17、函数Y 1=AB+BC+AC 与Y 2=A B +B C +A C （ ）。

A 、互为对偶式
B 、 互为反函数
C 、相等
D 、A 、B 、C 都不对
18、译码显示电路如图5所示，当Q 2、Q 1、Q 0=111时，应显示数字7，已知7段数码管为
共阳极接法，此时译码器的输出abcdefg 为（ ）.
(a)1110000 (b)0001111 (c) 0000000
（ ） 19. 图9为数据选择器构成的函数发生器，其输出逻辑式为
(A) Y = AB ； (B) B A Y =； g f d a b c e f g 图5 Q 0 Q 1 Q 2 译码器 +5V a b c d e
(C) Y = A ； (D) Y = B 。

20、组合逻辑电路输出与输入的关系可用（ ）描述。

A..时序图
B.状态表
C.状态图
D.逻辑表达式
A 3个
B 4个
C 5个
21、逻辑函数表达式F=A B C+A BC+ABC 的最简与或表达式为（ ）。

（A ） F=A C+BC （B ） F=AC+B C （C ） F=AC+BC
22、2-4线译码器如图11所示，当输出3Y =0时，G 、B 、A 的电平应是（
）。

（A ） 000 （B ） 011 （C ） 111
23、已知F=CD ABC +，选出下列（ ）可以肯定使F=0的情况。

A A=0,BC=1;
B B=0,C=1;
C C=1;D=0
D BC=1,D=1
24、十进制数100对应的二进制数为（ ）。

A.1011110
B.1100010
C.1100100
D.11000100
25、十进制数555的余三码为（ ）。

A. 101101101
B. 010*********
C. 100010001000
D. 010*********
26、 A ⊕1⊕0⊕1⊕1⊕0⊕1 = （ ）。

A. A
B.A
C. 0
D. 1
27、标准与或式是由（ ）构成的逻辑表达式。

A. 与项相或
B. 最小项相或
C. 最大项相与
D. 或项相与 图9 3Y 2Y 1Y 0Y
A B G
图11
28．一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）。

A、与非门
B、或门
C、或非门
D、异或门
30、组合逻辑电路中的竞争现象是由于（）引起的。

A. 电路未达到最简
B. 电路有多个输出
C. 电路中的时延
D. 逻辑门类型不同
31、表示任意两位十进制数，需要（）位二进制数。

A. 6
B. 7
C. 8
D. 9
32、余三码10001000对应的8421BCD码为（）。

A. 01010101
B. 10000101
C. 10111011
D. 11101011
33、为使或非门输出为1, 则输入（）
A. 必须全为1
B. 必须全为0
C. 只要有0 即可
D. 只要有1 即可
34、n个变量可以构成（）个最小项。

A. n
B. 2n
C. 2n
D. 2n-1
35、5，CMOS与非门带同类门电路拉电流负载个数增多时，其输出高电平（）
A、上升
B、下降
C、不变
D、不确定
36、已知输入A 、B 和输出F 的波形如图1所示，其F 与AB 的逻辑关系为（）。

A 与非
B 或非
C 异或
D 同或
图1
二、填空题( 每空 1 分)
1.十进制数128 对应的二进制数是，对应8421BCD 码是_
_ _ ，对应的十六进制数是__ __ 。

2.(62 ) 10 = (___ ) 2 = ( ________ ) 8421BCD码。

3.( __ _ ) 10 = ( 111110 ) 2 = (_ _ ) 16 = ( ____ ) 8 = ( ______ ) 8421BCD码。

4.数字电路从功能上可以分为和两类。

5、逻辑代数中基本逻辑运算有 ， ， 。

6，进制转化：（1011100111）2=（ ）10
（3AF ）16=（ ）2
7，组合逻辑电路产生竞争冒险的原因是 。

8，若 ，则根据反演定理，Y =
9.TTL 或门的多余输入端应接__ __电平，或者与有用端 。

10.门电路输出为 电平时的负载为拉电流负载，输出为 电平时的负载为灌
电流负载。

11. TTL 与非门的多余输入端应接 __ __ 电平，或者与有用输入端 。

12. 晶体三极管作为电子开关时，其工作状态必须为 状态
或 状态。

13. 已知函数∑==)5,4,3,1(),,(m C B A Y ，可知使Y = 0 的输入变量最小项有___个。

14三态门具有3种输出状态，它们分别是 、 和。

15. OC 门的输出端必须外接上拉 。

16. TTL 门的输入端悬空时相当于输入逻辑 ；CMOS 门的多余输入端 悬空。

17. 组合逻辑电路的输出状态 取决于同一时刻输入信号的状态，而与电路原来的状态 。

18. 函数 11111Y =⊕⊕⊕⊕ = 。

19. 使函数Y(A,B,C)=AB+AC 取值为1的最小项有 个.
20. D 触发器的特性方程为 _ _ 。

21. 在 C = 0，D = 1 时，函数 C ACD F +=D 的值为 _ __ 。

17. 触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。

22. 2n 选1 数据选择器有 位地址码。

36、将十六进制数（A45D.0BC ）16转换成十进制数的结果是( )。

37、已知F=CD B A +(A+BC),由反演定理可得反函数F 为（ ）。

38、图2所示的逻辑功能器件为（ ），它在ＥＮ＝０时，输出是（ ）状态。

39、四路数据选择器应有（ ）个选择控制端。

40、8选1数据选择器在所有输入数据为1时，其输出标准与或表达式共有（ ）个最小项
41、进制数0.110101对应的八进制数为（ ），十六进制数为（ ）。

E D C B A Y ++++=
1 EN A 图2
42、从AB =A +B 根据（ ）规则可得ABC =A +B +C 。

43、二进制数-10110的原码为（ ），补码为（ ）。

44、当74LS148的输入端/I 0～/I 7按顺序输入11011101时，输出/A 2～/A 0为（ ）。

45、八进制数27.2对应的十进制数为（ ），二进制数为（ ）。

46、两输入与非门的输入为01时，输出为（ ）。

47、用卡诺图可以判断出逻辑函数F(A,B,C,D)=BD AD CD ACD +++与逻辑函数G(A,B,C,D)=BD CD ACD ABD +++的关系是（ ）。

48、设计多位并行加法器时，采用超前进位方法的目的是（ ）。

三、化简下列函数。

1. B C B C A AB Y +++=C
2．Y=B A +·ABC ·C A ∙
3，利用卡诺图化简：Y(A,B,C,D)=Σm(0,13,14,15)+ Σd (1,2,3,9,10,11)
4、 函数 F(A,B,C,D)=Σm （3，4，5，6）+Σd (10,11,12,13,14,15) ，
（1）作出卡诺图，并在卡诺图上化简 ;
（2）写出最简与或非式 ;
（3）画出逻辑图。

5、将函数 F(A ，B ，C ，D)= Σm （2，4，5，6）+Σd (10,11,12,13,14,15) ，
1)作出卡诺图，并在卡诺图上化简 ;
2)写出最简与非式 ;
3)画出逻辑图。

四、分析题
1，分析如图电路的逻辑功能。

&1&1
&
1A B
Y
2、数据选择器电路如图所示
(1）写出函数表达式
(2)列出真值表
(3)说明功能
五、设计题：
1、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电，设A、B、C
设备的额定功率分别为10KW、20KW、30KW，它们投入运行是随机的组合。

试分别用下面三种方案设计一个电源过载报警电路。

(1) 用最简与非门电路实现之。

(2) 用数据选择器CT74LS151 实现之。

(3) 用CT74LS138 和门电路实现之。

( 20分)
2、试用8选1数据选择器实现函数Y = A⊕B⊕C 。

2、试用八选一数据选择器74LS151实现逻辑函数
Y+
=
AB
+
BC
B
A
A
C
说明：8选1数据选择器74LS151。

S为控制端，输入高电平时，输出Y=0。

输入低电平时，电路正常工作
3，某车间有A、B、C、D四台电动机，要求：A机必须开机；其他三台电动机中至少有两台开机。

设计一个能完成该功能的组合逻辑电路。

要求用与非门实现。

设开机为1，关机为0。

正常工作为1，否则为0
4、试用集成译码器74LS138设计一个全加器。

列出真值表、写出逻辑表达式，画出逻辑图。

说明：（74LS138的译码工作条件为ST A = 1，ST B = ST C = 0。

）
一、单项选择题
1、要将下降沿有效的边沿JK 触发器输出端Q 置为高电平1时，输入为（ ）
A 、 J=1、K=1、1,1==D D S R ，输入CP 正跃变
B 、 J=1、K=0、1,0==D D S R ，输入CP 负跃变
C 、 J=1、K=1、1,1==
D D S R ，输入CP 负跃变
D 、 J=1、K=0、1,1==D D S R ，输入CP 负跃变
2、石英晶体多谐振荡器的输出脉冲频率取决于（ ）
A 、 晶体的固有频率和RC 参数值
B 、晶体的固有频率
C 、组成振荡器的门电路的平均传输时间
D 、RC 参数的大小
3、欲将宽度不等的脉冲信号变换成为宽度符合要求的脉冲信号时，应采用（ ）。

A 、单稳态触发器
B 、施密特触发器
C 、移位寄存器
D 、多谐振荡器
4、下列电路中，不属于组合逻辑电路的是 （ ）
A 、译码器
B 、全加器
C 、寄存器
D 、编码器
5．在以下各种电路中，属于时序电路的有 。

A ．反相器 B. 编码器
C. 寄存器
D.数据选择器
6．RS 触发器当R=S=0时，Q n+1= 。

A ．0 B.1 C.Q n D. Q
7．施密特触发器常用于对脉冲波形的 。

A ．延时和定时 B. 计数与寄存 C ．整形与变换
8、下列锁存器及触发器中，没有约束条件的是（ ）。

A 、 主从R-S 触发器
B 、 R-S 锁存器
C 、 主从J-K 触发器
D 、以上均有约束条件
9、同步时序电路和异步时序电路比较，其差异在于后者（ ）。

A 、没有触发器
B 、没有统一的时钟脉冲控制
C 、没有稳定状态
D 、输出只与内部状态有关
10、欲将正弦信号转换成与之频率相同的脉冲信号，应用（ ）。

A 、单稳态触发器
B 、施密特触发器
C 、移位寄存器
D 、多谐振荡器
11、若用T 触发器构成同步二进制加法计数器，则第i 位触发器输入端Ti 的逻辑式应为：（ ）。

A 、Ti=Q i-1Q i-2…Q 0 B 、Ti= Q i-1 Q i-2… Q 0 C 、Ti=1 D 、Ti=0
12、图1所示移位寄存器的初始状态为111，在CP 移位脉冲作用下，寄存器的状态变为000时，需要CP 移位脉冲的个数为（ ）。

A 、1个
B 、3个
C 、7个
D 、5个
13、由555定时器构成单稳态触发器，外接电阻R=10K Ω，外接电容C=0.1uF ，则输出脉冲
的宽度t W等于（）
A、1.1ms
B、0.7 ms
C、1.4 ms
D、1 ms
14、N个触发器可以构成最大计数长度（进制数）为（）的计数器。

A、N
B、N2
C、2N
15、由555定时器构成单稳态触发器，外接电阻R=10KΩ，外接电容C=0.1uF ，则输出脉冲
的宽度t W等于（）
A、1、1ms
B、0、7 ms
C、1、4 ms
D、1 ms
16、四个边沿T触发器组成的二进制计数器最大可构成模为（）的计数器。

A、7
B、15
C、9
D、16
二、填空题：
1、一个四位二进制加法计数器，由0000状态开始经过99个输入脉冲后，此时计数器的状
态为（）
2、多谐振荡器由门电路和阻容元件构成，它（）稳定状态，只有两个（）。

如要求输出振荡频率很稳定的矩形脉冲时，则可采用（）振荡器。

3、一个四位二进制加法计数器，由0000状态开始经过99个输入脉冲后，此时计数器的状
态为（）
4、施密特触发器的正向阈值电压U T+和负向阈值电压U T-的差，称作（）。

由其传输特性可知，施密特触发器具有（）特性。

5．输入时钟脉冲频率为100kHZ时，则十进制计数器最后一级输出脉冲的频率为（）
A、10kHZ
B、20kHZ
C、50kHZ
D、100kHZ
6．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于
计数器。

7．四位双向移位寄存器74LS194A的功能表如表所示。

由功能表可知，要实现保持功能，应使，当 R D=1；S1=1,S0=0时，电路实现功能。

8．若要构成七进制计数器，最少用个触发器，它有个无效状态。

9．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 时，其它时刻触发器保持原态不变。

10．一个三进制计数器和一个八进制计数器串接起来后可构成（）进制的计数器
11．由555定时器构成的单稳态触发器，若已知电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。

12．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。

13、一个四位二进制加法计数器，由0000状态开始经过2008个输入脉冲后，此时计数器的状态为。

14，移位寄存器的输出方式有输出和输出两种。

15，多谐振荡器没有状态，只有两个状态。

其振荡周期T取决于。

16、下面的电路实现的功能的是。

17、在由555定时器组成的多谐振荡器中，其输出脉冲的周期T 为 ，电路工作于振荡状态时，直接置零端R D 应接（ 如要求停止振荡时， R D 端应接
17、一个计数器在任意初始状态下如果都能进入到有效循环状态时，称其能 。

18、如将D 触发器的输入端D 和输出Q 相连后,则D 触发器处于 状态 三，简答、分析、设计
1、简述脉冲触发的触发器的动作特点
2、分析图示电路的输出Q 0和Q 1的波形。

设触发器的初始状态Q 0=Q 1=1，D S =1
3、分析图示电路的输出Q 0和Q 1的波形，触发器初态为0。

4、试分别分析图1、图2所示电路的逻辑功能。

（附：CT74LS161功能表） CP &=1A Vcc B Y
B A CP
=1Y =1Y =2Y =3Y =4Y =5Y =6Y =7Y =8Y &=1Vcc Y &=1A Vcc B Y B A &=1Vcc Y =1Vcc Y =2Vcc Y =3Vcc Y =4Vcc Y =5Vcc Y =6Vcc Y =7Vcc Y =8Vcc Y &=1Vcc Y Y
Y Y Y Y Y Y Y Y &=1A Vcc B Y B A =1Vcc Y =1Vcc Y =2Vcc Y =3Vcc Y =4Vcc Y =5Vcc Y =6Vcc Y =7Vcc Y =8Vcc Y &=1Vcc Y Y Y Y Y Y Y Y Y Y &=1A Vcc B Y B A &=1Vcc Y &=1Vcc Y &=2Vcc Y &=3Vcc Y &=4Vcc Y &=5Vcc Y &=6Vcc Y &=7Vcc Y &=8Vcc Y &=1A Vcc B Y B A Y Y Y Y Y Y Y Y Y 1J D R
1K C1C1S S 1D R S D R D
0Q Q 1D D
R CP Q 2 Q 2
1D C1 1D C1 Q 1 Q 1 FF 0 FF 1 FF 2 1D C1
Q 0 Q 0
图1 CP
C11D 1D Q 1
1Q C1Q 0CP
图2 CR 0 D
D 1 2 3 LD D Q Q 0 1 2 Q D Q 3 P T CT CT CO & CP O
1 O
O CT74LS161
5、试分析如图所示的电路（74161的功能表如下表），画出它的状态图，说明它是几进制计数器。

6、用JK 触发器设计一个同步时序电路，要求如下图所示的状态图。

排列：Q 2Q 1Q 0
7、试分析图示电路的逻辑功能，并画状态转换图和时序图。

Y
1K 1K
1J 1J 1Q CP C1C1Q 01O O
8，下降沿触发的JK触发器，已知CP、J、K的输入波形，画输出波形。

（设初始状态为0）
9、下图（a）是由555定时器构成的施密特触发器的输入V I的波形，图（b）是其电压传输特性，画出对应的输出端V O的波形。

10，电路如下图所示，说明它是几进制计数器，画出它的状态图。

（注：CEP、CET同时为1时，计数器按计数方式工作；PE同步预置端；CR为异步置零端。

）
11、分析图示电路的逻辑功能。

12、用555电路构成一个周期为123ms的多谐振荡器。

在下图中，器件的管脚如图所示，
例如2脚为V I1，3脚为输出端（out ），6脚为V I2，7脚为放电端等。

（1）确定当T=123ms 时，电阻R 2的数值。

（2）将2脚、7脚连接到电路中的正确位置。

13、用 74LS161
组成起始态0010的十一进制计数器 ，画出逻辑图，并画出状态转换图。

注：74LS161功能表：
14、 同步时序电路如图示,分析图示电路的逻辑功能。

15、分析图示电路的逻辑功能。

1 8 2 555 7 3 + V 1 - 12V C 1 2.2μF
R 1
51k
Ω
R 2 ou t
15、利用JK触发器设计一个带进位输出端的同步5进制加法计数器。

16、利用JK触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。

例如：输入X101100111011110
输入Y000000001000110。