第04讲——第3章系统总线(3.4-3.5)
第3章系统总线-精选
如ISA、PCI等。
通信总线（I/O总线）
I/O device
I/O device
是指计算机系统之间或计算机 系统与其他系统（如控制仪表 等）之间的通信传输线。
通信总线
IDE、SCSI、USB、RS－232
通信总线
用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信
总线主设备发出地址信号后，总线上的所有部件均 感受到该地址信号，但只有经过译码电路选中的部 件才接收主设备的控制信号，并与之通信。
地址总线是单向的，即地址信号只能由总线主设备 至从设备。地址总线也是三态的，非主设备部件不 能驱动地址总线。
3.3 总线特性及性能指标
3.3.1 总线物理实现
CPU 插件板
片内总线
寄存器之间、寄存器和算逻单
元ALU之间都有总线连接。 主机
系统总线
processor
系统总线 memory
是指CPU、主存、I/O（通过 I/O接口）各大部件之间的信 息传输线。
又叫板级总线和板间总线
I/O Interface （adapter）
I/O Interface （adapter）
AGP、SCSI、USB
AGP：Accelerated Graphics Port——加速图形接口， 专为提高视频带宽而设计的总线规范。它采用点对点连接， 连接控制芯片组和AGP显示卡，因此严格说AGP不能称 为总线，而是一种接口标准。
SCSI：Small Computer System Interface—小型计算 机系统接口。SCSI总线主要用于光驱、音频设备、扫描仪、 打印机以及像硬盘驱动器这样的大容量存储设备等的连接， 是一种直接连接外设的并行I/O总线。
计算机组成原理课后答案第三章系统总线
第3章系统总线1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？P41答：总线是连接多个部件共享的信息传输线，是各部件共享的传输介质。
总线传输的特点是：某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
2.总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用,是单向的，还是双向的，他们与机器字长、存储字长、存储单元有何关系？答：总线的分类：（1）按数据传送方式分：并行传输总线和串行传输总线；（2）按总线的使用范围分：计算机总线、测控总线、网络通信总线等；（3）按连接部件分：片内总线、系统总线和通信总线。
系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
按系统总线传输信息不同，可分为3类：数据总线、地址总线和控制总线。
（1）数据总线：数据总线是用来传输个功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关，一般为8位、16位或32位。
（2）地址总线：地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，是单向的，地址线的位数与存储单元的个数有关，如地址线有20根，则对应的存储单元个数为220。
（3）控制总线：控制总线是用来发出各种控制信号的传输线，其传输是单向的。
3.常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。
答：总线结构通常有单总线结构和多总线结构。
（1）单总线结构是将CPU、主存、I/O设备都挂在一组总线上，允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
这种4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
计算机组成原理——第三章系统总线
计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种：分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式，内部连线⼗分复杂，尤其当I/O与存储器交换信息时都需要经过运算器，使运算器停⽌运算，严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线，是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件（CPU、主存、I/O设备）之间的信息传输线按系统总线传输信息不同分为：数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向（由CPU输出）与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号：时钟：⽤来同步各种操作复位：初始化所有部件总线请求：表⽰某部件需获得总线使⽤权总线允许：表⽰需要获得总线使⽤权的部件已获得了控制权中断请求：表⽰某部件提出中断申请中断响应：表⽰中断请求已被接收存储器写：将数据总线上的数据写⾄存储器的指定地址单元内存储器读：将指定存储单元中的数据读到数据总线上I/O读：从指定的I/O端⼝将数据读到数据总线上I/O写：将数据总线上的数据输出到指定的I/O端⼝内传输响应：表⽰数据已被接收，或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统（控制仪器、移动通信等）之间的通信通信⽅式：串⾏通信数据在单条1位宽的传输线上，⼀位⼀位地按顺序分时传送。
计算机组成原理 第三章 系统总线
PCI 总线
SCSIⅡ 控制器 高性能图形
多媒体
高速局域网
ISA、EISA 图文传真
Modem
4. 多层 PCI 总线结构
CPU 存储器总线 桥0 桥4 PCI总线4 存储器
第一级桥
PCI设备
第二级桥 总线桥
桥5
PCI总线5 PCI总线0
桥1
桥3
设备 PCI总线3 PCI总线1
2. 单总线结构框图
特点：I/O设备与主存交换信息时， 原则上不影响CPU的工作，CPU仍可 继续处理不访问主存或I/O设备的 操作，CPU效率有所提高，但某一 单总线（系统总线） 时刻各部件都要占用总线时，就会 冲突。要设总线判优逻辑，影响整 机的速度。
I/O接口
I/O接口 …
I/O接口
CPU
主存
第三级桥
标准总线
桥2
PCI总线2
3.5
1. 基本概念
总线控制(P57)
由于总线上连接着多个部件，什么时候由哪个部件发送信息，如何给信 一、总线判优控制 息传送定时，如何防止信息丢失，如何避免多个部件同时发送、如何规定接 收信息的部件等一系列问题都需要由总线控制器统一管理。它主要包括判优 控制和通信控制。
支 持 即 插 即 用
串行通信 总线标准
串行接口 总线标准
数据终端设备（计算机）和数据通信设备 （调制解调器）之间的标准接口
普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0)
USB
***PCI Express***
系统总线
CPU
主存控制器 存储器 局部总线 控制器
计算机组成原理第1章系统总线.ppt
3.2
3.通信总线
用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信
传输方式
串行通信总线 并行通信总线
3.3 总线特性及性能指标
一、总线物理实现
CPU 插板
主存 插板
I/O 插板
BUS
主板
二、总线特性
3.3
1. 机械特性 尺寸、形状、管脚数 及 排列顺序
2. 电气特性 3. 功能特性
6. 总线控制方式 并发、自动、仲裁、逻辑、计数
7. 其他指标
负载能力
四、总线标准
3.3
ISA
模块 标 模块
EISA
准
总 线
VESA(LV-BUS)
界
标 PCI
系统 面
系统 准 AGP
RS-232
USB
四、总线标准
3.3
总线标准 ISA EISA VESA
(VL-BUS) PCI
AGP
RS-232
3.5
数据线
总
线
控
制
BG0
部
BR0
BG1 BR1
BGn BRn
地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
二、总线通信控制
3.5
1. 目的 解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 主模块申请，总线仲裁决定
寻址阶段
主模块向从模块 给出地址 和 命令
CPU
主存
I/O 设备1
I/O接口 … I/O接口
I/O 设备2
…
I/O 设备n
二、多总线结构
3.4
1. 双总线结构
第3章 系统总线
1.片内总线 . 2.系统总线 .
芯片内部 的总线 计算机各部件之间 的信息传输线
数据总线： 双向，与机器字长、 数据总线： 双向，与机器字长、存储字长有关 地址总线： 单向，输出，与存储地址、 地址总线： 单向，输出，与存储地址、 I/O地址有关 地址有关 控制总线： 有输出， 控制总线： 有输出，有输入
PCI 总线
SCSIⅡ Ⅱ 控制器 高性能图形
多媒体
高速局域网
ISA、EISA 、 FAX Modem
图3.13
PCI总线结构 PCI总线结构
4. 多层 PCI 总线结构
CPU 第一级桥 桥0 存储器总线 桥4 PCI总线 总线4 总线 PCI设备 设备 第二级桥 总线桥 桥1 桥3 设备 PCI总线 总线3 总线 PCI总线 总线1 总线 标准总线 桥2 PCI总线 总线2 总线 桥5 PCI总线 总线5 总线 PCI总线 总线0 总线 存储器
Socket Slot
三、总线的性能指标
1. 总线宽度：数据线的根数 总线宽度： 2. 总线带宽 数据传输速率 ： 总线带宽(数据传输速率 单位时间内总线上传输数据 数据传输速率)：
的位数，通常用 的位数，通常用MBps表示 表示 数据与时钟同步/数据与时钟不同步 3. 时钟同步 异步： 时钟同步/异步 数据与时钟同步 数据与时钟不同步 异步： 地址线与数据线复用 4. 总线复用： 总线复用：
SCSIⅡ Ⅱ 控制器
ISA、EISA … 、
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路 的 位数据通路
FAX
Modem
… VL-BUS局部总线结构 VL-BUS局部总线结构
图3.12
3. PCI 总线结构
系统总线PPT课件
第17页/共57页
PCI总线
• 由Intel公司1991年推出的一种局部总线。 • 从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线 ，具体由
一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传 送。 • PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以 加速数据传送。
ISA、EISA …
多媒体 高速局域网 高性能图形
图文传真
8 MHz的16位数据通路
Modem …
33
第33页/共57页
3. PCI 总线结构
3.4
系统总线
CPU
存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
PCI 总线
SCSIⅡ 控制器
8 MHz的16位数据通路
多媒体 高速局域网 ISA、EISA
3.1 总线的基本概念
一、为什么要用总线 二、什么是总线
总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质
三、总线上信息的传送
串行
并行
1
第1页/共57页
四、总线结构的计算机举例
3.1
1. 面向 CPU 的双总线结构框图
优点：便于增删设备 缺点：CPU工作效率低
中央处理器 CPU
I/O总线
28
第28页/共57页
2. 三总线结构
3.4
任一时刻只能使用一种总线
CPU
主存总线
主存
I/O接口
DMA总线
高速外设
I/O总线
I/O接口 … I/O接口 设备1 … 设备n
29
第29页/共57页
3. 三总线结构的又一形式
第三章总线20190908
大连理工大学软件学院 赖晓晨
0
二、总线特性
功能特性：
每根传输线的功能：数据、地址、控制。
时间特性：
信号的前后时序关系。
大连理工大学软件学院 赖晓晨
二、总线特性
功能特性：
每根传输线的功能：数据、地址、控制。
时间特性：
信号的前后时序关系。
大连理工大学软件学院 赖晓晨
三、总线性能指标
I/O接口 … 将速度较低的设备从主存总线上分离出来， 形 是成一主个存具总有线特与殊功I/O能总的线处分理开器的设，结备负构0责。对通I…/道O 统一大管连理理工大。学软件学院 赖晓晨
I/O接口 设备n
2、三总线结构1
CPU
主存总线
I/O总线
主存
I/O接口
I/O接口
DMA（Direct Memory Access）总线
总线宽度：数据线位数 总线带宽：数据传输速率 时钟同步方式：同步、异步 总线复用：地址、数据、控制线复用 信号线数：三总线所有信号线总数 总线控制方式：突发工作、仲裁方式等 其他指标：带载能力、电源电压等
大连理工大学软件学院 赖晓晨
四、总线标准
1、概念：
系统与模块、模块与模块之间的一个互连的标 准界面，能够隐藏符合标准的部件内部的操作细 节。
汉语
连
法语
接
复
杂
扩
展
俄语
困 难
3.1 总线的基本概念
采用总线的必要性
分散连接 vs 总线连接
英语
汉语
法语
日语
俄语
大连理工大学软件学院 赖晓晨
总线：汉语
3.1 总线的基本概念
采用总线的必要性
内部总线,系统总线,外部总线
内部总线，系统总线，外部总线任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。
为了简化硬件电路设计、简化系统结构，常用一组线路，配置以适当的接口电路，与各部件和外围设备连接，这组共用的连接线路被称为总线。
采用总线结构便于部件和设备的扩充，尤其制定了统一的总线标准则容易使不同设备间实现互连。
----微机中总线一般有内部总线、系统总线和外部总线。
内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。
----另外，从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。
并行通信速度快、实时性好，但由于占用的口线多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。
串行通信一般可分为异步模式和同步模式。
----随着微电子技术和计算机技术的发展，总线技术也在不断地发展和完善，而使计算机总线技术种类繁多，各具特色。
下面仅对微机各类总线中目前比较流行的总线技术分别加以介绍。
一、内部总线----1．I 2C总线----I2C（Inter-IC）总线10多年前由Philips公司推出，是近年来在微电子通信控制领域广泛采用的一种新型总线标准。
它是同步通信的一种特殊形式，具有接口线少，控制方式简化，器件封装形式小，通信速率较高等优点。
在主从通信中，可以有多个I2C总线器件同时接到I2C总线上，通过地址来识别通信对象。
----2．SPI总线----串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口。
第3章 系统总线
史（3）为了能够更好的合理开发外接插板，由Intel公司、IEEE和EISA
基本 ③最大传输率16MB/sec 特性
④可插接显卡，声卡，网卡已及所谓的多功能接口卡等扩展插卡 ⑤缺点是CPU资源占用太高，数据传输带宽太小
GND RESET DRV +5V IRQ2 -5V DRQ2 -12V CARDSLCTD +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND
重在 理解
依据数据传输采用何种时钟控制，可分为
半同步 分离式
四、总线标准
3.3
ISA
模块
系统
标 准 界 面
模块 总 线 标 准
EISA
VESA(LV-BUS) PCI AGP RS-232
系统
USB
1. ISA(Industrial Standard Architecture)工业标准结构总线
③断开三种状态，
所以总线上的部件需要通过由一些 三态门和缓冲寄存器组成的接口 与总线连接 。
总线结构的计算机举例
1. 面向 CPU 的双总线结构框图
中央处理器 CPU
3.1
I/O总线
M 总 线
主存
I/O接口
I/O接口
…
I/O接口
I/O 设备1
I/O 设备2
…
I/O 设备n
2. 单总线结构框图
单总线（系统总线）
3.3 总线特性及性能指标
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）链式查询
链式查询方式见动画演示P58图3.15(a)所示，这种方式的特点是：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。
（2）计数器定时查询
计数器定时查询方式见动画演示P58图3.15(b)所示，这种方式的特点是：计数可以从“0”开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2…，n顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可由程序设置，故优先次序可以改变。这种方式对电路故障不如链式查询方式敏感，但增加了控制线数，控制也较复杂。
异步串行通信的数据传送速率用波特率。波特率是指单位时间内传送二进制数据的位数，单位用bps（位/秒），记作波特。
剖析P62例题3.2。
问题2：比特率与波特率有什么区别？
剖析P64例题3.4。
全国硕士研究生入学考试计算机组成原理试题分析：在系统总线的数据线上，不可能传输的是：
A．指令
B．操作数
C．握手（应答）信号
传数阶段：主模块和从模块交换数据
结束阶段：主模块撤消有关信息
（3）总线通信控制通常有四种方式：同步通信、异步通信、半同步通信和分离式通信。
1）同步通信
通信双方由同一时标控制数据传送称为同步通信。
优点：规定明确、统一，模块间的配合简单一致。
缺点：主、从模块间时间配合属于强制性“同步”，必须在限定时间内完成规定的要求。
一个总线传输周期（以输入数据为例）
主模块发地址、命令占用总线
从模块准备数据不占用总线、总线空闲
从模块向主模块发数据占用总线
4）分离式通信
分离式通信充分挖掘系统总线每个瞬间的潜力，充分提高了总线的有效占用，其特点：
各模块有权申请占用总线但须先申请
采用同步方式通信，不等对方回答
各模块准备数据时，不占用总线
后记
学生通过系统总线学习，能够更加理解总线在计算机硬件结构中的“桥梁”地位和作用
异步通信可用于并行传送或串行传送。前者需要“Ready”和“Strobe”这样的联络信号；后者没有同步时钟，需约定字符格式：1个起始位（低电平）、5~8个数据位（低位先传）、1个奇偶校验位、1或1.5或2个终止位（高电平）。
两帧之间可以有空闲位（高电平）或没有空闲位，示意图如P63图3.19（a）、图3.19（b）。
为了进一步提高I/O设备的性能，使其更快地响应命令，又出现了四总线结构，见P54图3.10。四总线结构增加了一条与计算机系统紧密相连的高速总线。其特点是对于高性能设备与CPU来说，各自的效率将获得更大的提高。
3.4.3总线结构举例
传统微型计算机的总线结构示意图见P55图3.11。
VL-BUS局部总线结构示意图见P56图3.12。
D．中断类型号
答案：C
解析：握手（应答）信号在通信总线上传输。
3）半同步通信
半同步通信既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；
同时又像异步通信那样，允许不同速度的模块和谐地工作。
上述三种通信的共同点小结：
将速率不同的I/O设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的工作效率将会更高，由此发展成多总线结构。
三总线结构的示意图见P53图3.8，主存总线用于CPU与主存之间的传输；I/O总线供CPU与各类I/O设备之间传递信息；DMA总线用于高速I/O设备与主存之间交换信息。其特点是三总线结构中，任一时刻只能使用一种总线。改进型的三总线结构的示意图见P54图3.9，工作效率明显提高。
计算机组成原理课程教案（第4次课）
章节
名称
第3章系统总线
（3.4~3.5）
课时
安排
第2周2学时
授课
方式
理论课
教学环境及
教具准备
有投影仪的教室
PPT多媒体教学课件
教学
目的
让学生对系统总线在计算机硬件结构中的地位和作用有所了解，掌握总线判优、仲裁、总线定时、总线数据传送模式
教学
重点
判优控制和通信控制
教学
引入新课：计算机中数据、地址、控制等信息流在总线上传输时如何保证不“碰撞”、“不拥塞”（可举高速公路多车道、各走各道、单向车道、双向车道等例子）呢？
3.4总线结构
总线结构通常分为单总线结构和多总线结构。
3.4.1单总线结构
单总线结构的示意图见P42图3.2，它是将CPU、主存、I/O设备（通过I/O接口）都挂在一组总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
同步通信一般用于总线长度较短、各部件存取时间比较一致的场合。
问题1：为什么在同步通信的总线系统中，总线传输周期越短，数据线的位数越多，越直接影响总线的数据传输率？
剖析P61例题3.1。
2）异步通信
异步通信克服了同步通信的缺点，允许各模块速度的不一致性，它没有公共的时钟标准，采用应答方式。
异步通信的应答方式又可分为不互锁、半互锁和全互锁三种类型。动画演示示意图P62图3.18。
总线被占用时，都在做有效工作无空闲等待时间
这种方式充分发挥了总线的有效占用，对大型计算机系统极为重要。
实验
内容
本章无安排实验
课内
练习
PPT多媒体教学课件后的课堂练习题
课外
作业
P67页教材课后练习题3.14、3.15、3.16
考核
要求
1.本章考试题型主要有：选择题、填空题、简答题、设计应用题
2.本章主要考核总线分类、总线的仲裁、定时和数据传送模式；总线的概念、总线接口等
参考
资料
[1]白中英.计算机组成原理（第四版.立体化教材）.科学出版社,2012
[2]唐朔飞.计算机组成原理学习指导与习题解答.高等教育出版社,2010
[3]李淑芝.计算机组成原理考研指定教材习题解答.自编,2013
[4]李淑芝,欧阳城添,等.计算机组成原理实验指导书(2013版),自编,2013
教学
（3）独立请求方式
独立请求方式见动画演示P58图3.15(c)所示，这种方式的特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。
3.5.2总线通信控制
（1）目的
解决通信双方协调配合问题
（2）总线传输周期
申请分配阶段：主模块申请，总线仲裁决定
寻址阶段：主模块向从模块给出地址和命令
PCI总线结构示意图见P56图3.13。（FLASH动画演示PCI总线结构）
多层PCI总线结构示意图见P57图3.14。
3.5总线控制
总线控制主要包括判优控制和通信控制。
3.5.1总线判优控制
主设备和从设备有关概念的区别，前者有总线控制权，后者没有。
总线判优控制可分为集中式和分布式两种，前者将控制逻辑集中在一处，后者将控制逻辑分散在与总线连接的各个部件或设备上。
难点
总线的判优控制
教学基本内容
是否重、难点
方法及手段
3.4总线结构
3.4.1单总线结构
3.4.2多总线结构
3.4.3总线结构举例
3.5总线控制
3.5.1总线判优控制
3.5.2总线通信控制
了解
了解
了解
重点&难点
重点
多媒体讲解
多媒体讲解
多媒体讲解
多媒体讲解
举例讲解
教学过程与设计
复习旧课：计算机五大组成部件靠总线连接起来后，看不见、摸不着的各类信息是怎么样“各行其道”的呢？
特点：结构简单、便于扩充，所有传送都通过这组共享总线，容易形成计算机系统的瓶颈，多被总线结构的示意图见动画演示P53图3.7，双总线结构的特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。结构中的通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，以统一管理I/O设备完成外部设备与主存之间的数据传送，这种结构大多用于大、中型计算机系统。