异或门实验报告VHD
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
西工大_数电实验_第二次实验_实验报告
数电实验2一．实验目的1.学习并掌握硬件描述语言（VHDL 或 Verilog HDL）；熟悉门电路的逻辑功能，并用硬件描述语言实现门电路的设计。
2.熟悉中规模器件译码器的逻辑功能，用硬件描述语言实现其设计。
3.熟悉时序电路计数器的逻辑功能，用硬件描述语言实现其设计。
4.熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。
二.实验设备1.Quartus开发环境2.ED0开发板三.实验内容要求1：编写一个异或门逻辑电路，编译程序如下。
1）用 QuartusII 波形仿真验证；2）下载到DE0 开发板验证。
要求2：编写一个将二进制码转换成 0-F 的七段码译码器。
1）用 QuartusII 波形仿真验证；2）下载到 DE0 开发板，利用开发板上的数码管验证。
要求3：编写一个计数器。
1）用QuartusII 波形仿真验证；2）下载到 DE0 开发板验证。
要求4：编写一个能实现占空比 50%的 5M 和50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz。
1）下载到 DE0 开发板验证。
（提示：利用 DE0 板上已有的 50M 晶振作为输入信号，通过开发板上两个的 LED 灯观察输出信号）。
2）电路框图如下：扩展内容：利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。
（提示：如何将 VHDL 模块文件在逻辑原理图中应用，参考参考内容 5）四.实验原理1.实验1实现异或门逻辑电路，VHDL源代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY EXORGATE ISPORT(A,B:IN STD_LOGIC;C:OUT STD_LOGIC);END EXORGATE;ARCHITECTURE fwm OF EXORGATE ISBEGINC<=A XOR B;END;2.实验2实现一个将二进制码转换成0-F的七段译码器，VHDL源代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY sevendecoder ISPORT (data_in:IN STD_LOGIC_VECTOR(3 DOWNTO 0);dis_out:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END sevendecoder;ARCHITECTURE fwm OF sevendecoder ISBEGINPROCESS(data_in)BEGINCASE data_in ISWHEN"0000"=>dis_out<="1000000";--显示 0WHEN"0001"=>dis_out<="1111001";--显示 1WHEN"0010"=>dis_out<="0100100";--显示 2WHEN"0011"=>dis_out<="0110000";--显示 3WHEN"0100"=>dis_out<="0011001";--显示 4WHEN"0101"=>dis_out<="0010010";--显示 5WHEN"0110"=>dis_out<="0000010";--显示 6WHEN"0111"=>dis_out<="1111000";--显示 7WHEN"1000"=>dis_out<="0000000";--显示 8WHEN"1001"=>dis_out<="0010000";--显示 9WHEN"1010"=>dis_out<="0001000";--显示 AWHEN"1011"=>dis_out<="0000011";--显示 bWHEN"1100"=>dis_out<="1000110";--显示 CWHEN"1101"=>dis_out<="0100001";--显示 dWHEN"1110"=>dis_out<="0000110";--显示 EWHEN"1111"=>dis_out<="0001110";--显示 FWHEN OTHERS=> dis_out<="1111111";--灭灯，不显示END CASE;END PROCESS;END fwm;3.实验3完成一个计数器，VHDL源代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY counter ISPORT ( clk,RST : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR (3 DOWNTO 0); --四位计数COUT : OUT STD_LOGIC); --进位位END counter;ARCHITECTURE fwm OF counter ISSIGNAL Q1 : STD_LOGIC_VECTOR (3 DOWNTO 0);BEGINPROCESS(clk,RST)BEGINIF RST = '0' THEN Q1<=(OTHERS => '0'); COUT<= '0';ELSIF clk'EVENT AND clk='1' THENQ1<=Q1+1;COUT<= '0';IF Q1 >= "1001" THEN Q1<=(OTHERS => '0'); COUT<= '1';END IF;END IF;END PROCESS;DOUT<=Q1 ;END fwm;4.实验4编写一个能实现占空比 50%的 5M 和50M 分频器即两个输出，输出信号频率分别为 10Hz 和 1Hz，VHDL源代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY fpq ISPORT(clk:IN STD_LOGIC;clk_out,clk_out1:OUT STD_LOGIC);END fpq;ARCHITECTURE fwm OF fpq ISCONSTANT m : INTEGER:= 25000000; --50M 分频到 1Hz 时=25000000。
异或门的逻辑功能
数字逻辑课程实验报告实验名称门电路特性研究实验人姓名颜建学学号************班级4101090703同组人姓名实验时间2012年4月6日成绩石家庄经济学院信工学院1.实验内容1）示波仪的使用；①示波器是利用电场改变电子运动轨迹来反映电压的瞬变过程，是显示二维图像的仪器。
二维图像在数学上要两个坐标Y和X来描述。
示波器上的二维图像要两个电场即Y电场(Y偏转)和X电场(X偏转)共同影响电子轨迹来形成。
②连接电路。
将探头接频率输出端，夹子接地。
③调节示波器。
选择通道CH1，触发扫描发生器。
调节旋转按钮，直到图像清晰。
2）异或门的逻辑功能○174LS00芯片逻辑图与真值表如下图：○274LS86芯片逻辑图与真值表如下图：3）异或门的逻辑功能：当两个输入端的状态相同(都为0或都为1)时输出为0；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为1。
真值表：图1异或门真值表。
A B Y0 0 1 1 011114）测试尖峰信号○1A为输入F为输出○2电路图A F5．三态门的逻辑功能○1三态门：是在门电路上加一个使能端，输出状态有：高电平、低电平和高阻状态。
○2三态门的逻辑符号如图2所示。
B：使能端，控制输出状态。
三态逻辑图2○3逻辑功能：B= 1时，三态门呈高阻状态；B= 0时，门电路恢复反相器常态，即Y =A。
二．实验器件二输入四异或门： 74LS00 1片、74LS86 1片导线：若干示波器: 一台电子实验箱：一个三．实验原理1．当两个输入端的状态相同(都为0或都为1)时输出为0；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为1。
2.真值表A B Y0 0 1 1 011113.逻辑函数表达式：异或门的逻辑函数式为BABAY+=4.电路图四．测试及分析1）接5v电源检查LED指示灯是否完好，插上异或门 74LS00（74LS86）芯片，按照电路图连接观察实验现象，首先使用示波器显示输出波形，另一端连接经过异或门74LS00（74LS86）芯片输出的波形，观察波形测试尖峰信号2）异或门的逻辑功能1.B分别用逻辑开关置入，输出Y接LED指示灯A为低电平，B为低电平时，输出Y为低电平，LED指示灯不亮；A为低电平，B为高电平时，输出Y为高电平，LED指示灯亮；A为高电平，B为低电平时，输出Y为高电平，LED指示灯亮；A为高电平，B为高电平时，输出Y为低电平，LED指示灯不亮。
异或门实验报告VHD
实验一（1）异或门电路设计班级姓名学号一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。
二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用VHDL语言设计一个异或门，最终在FPGA芯片上编程异或门，并验证逻辑实现。
三、实验方法1、实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
2、实验步骤：1、新建，编写源代码。
(1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设（type=AHDL）置project name为xor2）-【next】（设置文件名xor2.vhd—在【add】）-【properties】-【next】（family=FLEX10K；name=EPF10K10TI144-4）-【next】-【finish】(2).新建：【file】-【new】（第二个AHDL File）-【OK】2、写好源代码，保存文件（xor2.vhd）。
3、编译与调试。
确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。
编译结果有一个警告，文件编译成功。
4、波形仿真及验证。
新建一个vector waveform file。
按照程序所述插入a,b,c三个节点（a、b为输入节点，c为输出节点）。
(操作为：右击-【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【>>】-【ok】-【ok】)。
任意设置a,b的输入波形…点击保存按钮保存。
（操作为：点击name（如：A））-右击-【value】-【clock】（如设置period=200；offset=0），同理设置name B（如120，,60），保存）。
数字逻辑实验报告2
《数字逻辑实验》实验报告任课教师李成范实验者姓名易媛学号14121797实验组21实验时间周三11-13节指导教师李成范上海大学计算机工程与科学学院2015年10月3日上海大学 计算机学院《数字逻辑实验》报告 2姓名易媛学号 14121797 教师 李成范时间周三 11-13节地点计算机学院大楼704机房机位21一． 异或门逻辑功能测试实验 1. 实验目的测试异或门74LS86的逻辑功能，并完成对应的表格；2. 原理依据异或运算和门电路中的高低电压的匹配输出原理。
3. 实验步骤1、 引脚7连接接地插孔；引脚14连接+5V 电源插孔；2、 按照指导书上所示电路图，如下图，连接引脚；3、 拨动开关，观察二极管的变化，并完成实验数据表格。
4. 实验数据异或门5.实验现象异或门实验中只有A、B两边电压全跳到低电压或全跳到高电压，低电压指示灯才会亮，当两边输入的电压不同时，高电压指示灯亮。
而A、B则也是要1,2或者4、5都调到低电压或者高电压，才输出低电压，否则输出高电压。
6.体会通过对异或门逻辑功能的测试，更深的了解了异或门的逻辑功能，但在一开始其实我没有理解如何将1、2,4、5再通过3,6输入到9,10 中，在这次实验中，74LS86的9、10引脚好像是没有用的，因此我换了两个输入口，经过观察摸索，终于明白，因此这次实验中我也了解到了二级输出，这是在我第一次实验中没有遇到的。
二．使用Quartus II设计二位全加器实验1.实验目的1、掌握组合逻辑电路的功能测试。
2、学会二进制数的运算规律。
3、掌握构造半加器和全加器的逻辑功能。
4、学习使用可编程逻辑器件的开发工具Quartus II设计电路2.原理全加器将三个输入端——两个一位二进制数及来自低位的进位Ci-1进行相加，产生“和”与“进位Ci”。
，当三个输入端输入奇数个“1”时“和”为“1”否则为“0”；当三个输入端至少输入两个“1”时“进位”输出为“1”否则为“0”。
实验一 门电路逻辑功能及测试 实验报告
实验报告实验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。
2、熟悉数字电路实验箱及示波器使用方法。
二、实验仪器1、示波器；2、实验用元器件：74LS00 二输入端四与非门 2 片74LS20 四输入端双与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六反相器 1 片三、实验内容及结果分析1、测试门电路逻辑功能⑴选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。
⑵将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。
①实验电路如右图所示：②实验结果：表 1.1③结果分析：74LS20是双四输入与非门，其逻辑表达式为：Y=,ABCD ___________。
设置如表1.1的输入，所得结果如表1.1所示。
通过此电路，测试了与非门电路的逻辑功能为：只有当四个全为1时，输出为0；只要有一个不为1，输出为1。
2、逻辑电路的逻辑关系⑴ 用 74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。
⑵ 写出两个电路的逻辑表达式。
图1.2的逻辑表达式：Y=（A+B ）（A+B ）图1.3的逻辑表达式：Z=AB Y= (A+B ）（A+B ）①实验电路如图所示： ②实验结果如下表所示：表 1.2 表 1.3③结果分析：经分析，上述两电路图的逻辑表达式如上所示。
按表格1.2、1.3输入信号，得到如上图所示的结果，验证了逻辑电路的逻辑关系。
3、利用与非门控制输出用一片74LS00 按图1.4 接线。
S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。
①电路图如图1.4所示。
②结果如下：③结果分析：根据电路图，可得逻辑表达式为：Y=,SA ____，其功能为，当S=1时，输出与输入反向，当S=0时，输出始终为高电平。
Verilog HDL实验报告
HDL实验报告专业电子科学与技术姓名学号指导老师1 实验一Modelsim仿真软件的使用1.1 实验目的(1)熟悉Modelsim 软件；(2)掌握Modelsim 软件的编译、仿真方法；(3)熟练运用Modelsim 软件进行HDL 程序设计开发。
1.2 实验步骤(1)学习使用Modelsim软件；(2)分析原理及功能；(3)用Verilog HDL编写程序；(4)编写测试程序进行仿真；(4)观察波形，分析仿真结果是否正确。
1.3 实验内容用Verilog HDL 程序实现一个异或门，Modelsim 仿真，观察效果。
1.4.1 程序module my_xor(ina,inb,out);input ina,inb;output out;assign out=ina^inb;endmodulemodule t_xor;reg ina,inb;wire out;initialbeginina=1'b0;forever #20 ina=~ina;endinitialbegininb=1'b0;forever #10 inb=~inb;endmy_xor tt(.ina(ina),.inb(inb),.out(out));endmodule2 实验二简单组合电路设计2.1 实验目的(1)掌握基于Modelsim 的数字电路设计方法；(2)熟练掌握HDL 程序的不同实现方法2.2 实验步骤(1)分析原理及功能；(2)根据原理用Verilog HDL编写程序；(3)编写测试程序进行仿真；(4)观察波形，分析仿真结果是否正确。
2.3 实验内容设计一个三人表决器(高电平表示通过) ，实验内容如下：(1)三个人，一个主裁判，两个副裁判；(2)规则：只要主裁判同意，输出结果为通过；否则，按少数服从多数原则决定是否通过。
使用Verilog HDL 程序实现上述实验内容，并使用modelsim 仿真(要求：至少使用两种方法实现上述实验内容和testbench)。
Maxplus软件的基本操作实验报告
实验一Maxplus 软件的基本操作一、实验目的1、熟悉Maxplus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）2、熟悉VHDL语言，用VHDL语言写简单的程序3、熟悉组合逻辑设计的一般方法4、用逻辑图和VHDL语言设计一个异或门二、实验原理异或门是一种用途广泛的门电路。
典型应用都是作为加法器的单元电路。
异或门是2输入门，如果恰好输入之一为1，则输出为1.换句话说，如果两个输入是不同的，则异或门产生1输出。
即输入相同则输出为1，输入相异则输出为1。
逻辑组合：’·Y + X · Y’三、实验内容用VHDL语言设计一个异或门，当输入端同时输入0或1时，异或门产生1输出，否则，产生0输出。
运用Maxplus软件，仿真异或门的波形图。
逻辑符号图：四、真值表五、电路图输出函数的逻辑等式：OUT = (A’· B + A · B’)电路图：六、实验步骤1、根据真值表编写程序；2、进行仿真（仿真波形以及电路验证）；3、延时分析七、实验解答1、异或门源代码异或门：******************************************************************** LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY xor2 ISPORT(a,b: IN STD_LOGIC;c : OUT STD_LOGIC);END ENTITY xor2;ARCHITECTURE bhv OF xor2 ISBEGINc<=a XOR b;END ARCHITECTURE bhv;2、波形仿真3、延时分析八、实验总结1、保存时，文件名一定要与实体名相同。
2、在仿真波形图之前一定要保存，并重新进行编译。
3、在波形图中观察静态冒险。
4、在programmer之前要再一次编译，否则出现的是前一个的结果。
组合逻辑电路的实验报告
组合逻辑电路的实验报告组合逻辑电路的实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，根据输入信号的不同组合产生不同的输出信号。
在本次实验中，我们将通过搭建和测试几个常见的组合逻辑电路，来深入了解其原理和工作方式。
实验一：二输入与门二输入与门是最简单的组合逻辑电路之一，它的输出信号只有在两个输入信号同时为高电平时才为高电平。
我们首先搭建了一个二输入与门电路，并通过信号发生器输入不同的高低电平信号进行测试。
实验结果显示，只有当两个输入信号同时为高电平时，与门的输出信号才为高电平，否则输出信号为低电平。
实验二：二输入或门二输入或门是另一种常见的组合逻辑电路，它的输出信号只有在两个输入信号至少有一个为高电平时才为高电平。
我们按照实验一的方法，搭建了一个二输入或门电路，并通过信号发生器输入不同的高低电平信号进行测试。
实验结果显示，只要两个输入信号中至少有一个为高电平，或门的输出信号就会为高电平，否则输出信号为低电平。
实验三：三输入异或门异或门是一种特殊的组合逻辑电路，其输出信号只有在输入信号中有奇数个高电平时才为高电平。
我们搭建了一个三输入异或门电路，并通过信号发生器输入不同的高低电平信号进行测试。
实验结果显示，只有当输入信号中有奇数个高电平时，异或门的输出信号才为高电平，否则输出信号为低电平。
这个实验结果验证了异或门的工作原理。
实验四：四输入多路选择器多路选择器是一种常用的组合逻辑电路，它可以根据控制信号选择不同的输入信号输出。
我们搭建了一个四输入多路选择器电路，并通过信号发生器输入不同的高低电平信号进行测试。
实验结果显示，根据控制信号的不同，多路选择器将相应的输入信号输出。
这个实验结果验证了多路选择器的功能。
实验五：二进制加法器二进制加法器是组合逻辑电路中的复杂电路之一，它可以实现二进制数的相加操作。
我们搭建了一个二进制加法器电路，并通过信号发生器输入不同的二进制数进行测试。
实验结果显示，二进制加法器可以正确地将两个二进制数相加，并输出相应的结果。
异或门的逻辑功能
数字逻辑课程实验报告实验名称门电路特性研究实验人姓名颜建学学号************班级4101090703同组人姓名实验时间2012年4月6日成绩石家庄经济学院信工学院1.实验内容1）示波仪的使用；①示波器是利用电场改变电子运动轨迹来反映电压的瞬变过程，是显示二维图像的仪器。
二维图像在数学上要两个坐标Y和X来描述。
示波器上的二维图像要两个电场即Y电场(Y偏转)和X电场(X偏转)共同影响电子轨迹来形成。
②连接电路。
将探头接频率输出端，夹子接地。
③调节示波器。
选择通道CH1，触发扫描发生器。
调节旋转按钮，直到图像清晰。
2）异或门的逻辑功能○174LS00芯片逻辑图与真值表如下图：○274LS86芯片逻辑图与真值表如下图：3）异或门的逻辑功能：当两个输入端的状态相同(都为0或都为1)时输出为0；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为1。
真值表：图1异或门真值表。
A B Y0 0 1 1 011114）测试尖峰信号○1A为输入F为输出○2电路图A F5．三态门的逻辑功能○1三态门：是在门电路上加一个使能端，输出状态有：高电平、低电平和高阻状态。
○2三态门的逻辑符号如图2所示。
B：使能端，控制输出状态。
三态逻辑图2○3逻辑功能：B= 1时，三态门呈高阻状态；B= 0时，门电路恢复反相器常态，即Y =A。
二．实验器件二输入四异或门： 74LS00 1片、74LS86 1片导线：若干示波器: 一台电子实验箱：一个三．实验原理1．当两个输入端的状态相同(都为0或都为1)时输出为0；反之，当两个输入端状态不同(一个为0，另一个为1)时，输出端为1。
2.真值表A B Y0 0 1 1 011113.逻辑函数表达式：异或门的逻辑函数式为BABAY+=4.电路图四．测试及分析1）接5v电源检查LED指示灯是否完好，插上异或门 74LS00（74LS86）芯片，按照电路图连接观察实验现象，首先使用示波器显示输出波形，另一端连接经过异或门74LS00（74LS86）芯片输出的波形，观察波形测试尖峰信号2）异或门的逻辑功能1.B分别用逻辑开关置入，输出Y接LED指示灯A为低电平，B为低电平时，输出Y为低电平，LED指示灯不亮；A为低电平，B为高电平时，输出Y为高电平，LED指示灯亮；A为高电平，B为低电平时，输出Y为高电平，LED指示灯亮；A为高电平，B为高电平时，输出Y为低电平，LED指示灯不亮。
门电路逻辑功能及测试实验报告总结
门电路逻辑功能及测试实验报告总结门电路是数字电子电路的基本组成部分，用于实现逻辑功能。
通过逻辑门的组合和连接可以实现不同的逻辑功能，并完成各种数字电路的设计。
本文将对门电路的逻辑功能及测试实验进行总结。
门电路是数字电路中最基本的元件，它接收一个或多个输入信号，并根据特定的逻辑规则产生一个输出信号。
常见的门电路包括与门、或门、非门、异或门等。
这些门电路可以根据输入信号的真值表，通过逻辑运算实现不同的逻辑功能。
以与门为例，它有两个输入A和B，当A和B同时为高电平时，输出为高电平；否则输出为低电平。
与门的逻辑功能可以用以下真值表表示：A |B | 输出--|---|----0 | 0 | 00 | 1 | 01 | 0 | 01 | 1 | 1通过逻辑运算可以得到与门的逻辑表达式为：输出= A * B。
其中* 表示逻辑乘法运算。
为了验证门电路的逻辑功能，需要进行测试实验。
测试实验的目的是通过给定的输入信号，观察输出信号是否符合门电路的逻辑规则。
例如，对于与门，可以通过给定不同的输入信号组合，观察输出是否与真值表中的结果一致。
在测试实验中，可以使用开关或信号发生器来提供输入信号。
通过将输入信号连接到门电路的输入端，然后将输出端连接到示波器或数字电压表，可以观察输出信号的变化。
根据输入信号的变化和输出信号的结果，可以判断门电路的逻辑功能是否正确。
除了测试实验，还可以使用电路仿真软件进行门电路的逻辑功能验证。
电路仿真软件可以模拟门电路的运行过程，并给出相应的输出结果。
通过比较仿真结果和门电路的真值表，可以验证门电路的逻辑功能是否正确。
总结来说，门电路是数字电子电路的基本组成部分，用于实现不同的逻辑功能。
通过逻辑运算可以得到门电路的逻辑表达式，通过测试实验或电路仿真可以验证门电路的逻辑功能是否正确。
门电路的逻辑功能及测试实验对于数字电路的设计和实现具有重要意义，能够确保数字电路的正确运行。
逻辑数字电路实验报告
一、实验目的1. 理解并掌握基本逻辑门电路（与门、或门、非门、异或门）的功能和特性。
2. 学会使用基本逻辑门电路搭建组合逻辑电路。
3. 熟悉逻辑分析仪的使用方法，观察和分析逻辑电路的输出波形。
4. 培养动手实践能力和逻辑思维能力。
二、实验原理逻辑数字电路是数字电路的基础，它由基本逻辑门电路组成，可以完成各种逻辑运算。
本实验主要涉及以下基本逻辑门电路：1. 与门（AND gate）：当所有输入端都为高电平时，输出才为高电平，否则输出为低电平。
2. 或门（OR gate）：当至少一个输入端为高电平时，输出就为高电平，否则输出为低电平。
3. 非门（NOT gate）：将输入信号取反，即输入高电平时输出低电平，输入低电平时输出高电平。
4. 异或门（XOR gate）：当输入信号不同时，输出为高电平，否则输出为低电平。
三、实验器材1. 逻辑分析仪2. 74LS00（四路2-3-3-2输入与或非门）3. 74LS20（四路2-输入与非门）4. 74LS86（四路2-输入异或门）5. 连接线6. 电源四、实验步骤1. 搭建与门电路：- 使用74LS00搭建一个2输入与门电路。
- 通过逻辑分析仪观察输入和输出波形，验证与门电路的功能。
2. 搭建或门电路：- 使用74LS00搭建一个2输入或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证或门电路的功能。
3. 搭建非门电路：- 使用74LS20搭建一个非门电路。
- 通过逻辑分析仪观察输入和输出波形，验证非门电路的功能。
4. 搭建异或门电路：- 使用74LS86搭建一个2输入异或门电路。
- 通过逻辑分析仪观察输入和输出波形，验证异或门电路的功能。
5. 搭建组合逻辑电路：- 使用上述基本逻辑门电路搭建一个组合逻辑电路，例如二进制加法器。
- 通过逻辑分析仪观察输入和输出波形，验证组合逻辑电路的功能。
五、实验结果与分析1. 与门电路：- 输入端都为高电平时，输出为高电平；输入端有一个或多个为低电平时，输出为低电平。
组合逻辑电路实验报告
组合逻辑电路实验报告引言组合逻辑电路是数字电路中最基础的一种电路，它由逻辑门、开关、信号源等元件组成，可以实现各种简单的逻辑计算。
本次实验我将介绍我对组合逻辑电路实验的学习和理解。
在实验中，我使用了基本的电路元件和电路板，学习了逻辑门的操作和实现，理解了逻辑门的工作原理。
实验过程第一步是对实验箱进行搭建。
我首先连接了一个输入信号源和一个红色LED灯到芯片上。
然后我连接了一个AND门和一个NOT门来控制LED灯的输出状态。
第二步是检测电路的正确性。
我使用了一个万用表来检测信号的电压和电流，并通过手动控制开关来观察信号的传输。
第三步是进行实验操作。
我按照实验指导书的要求进行了一系列的逻辑计算和实验操作，包括与门、或门、非门和异或门。
在实验过程中，我发现最重要的是要去理解每一个逻辑门的功能和作用，并正确连接元件和电路板，在实验中遇到问题要逐一排查，才能获得正确的结果。
实验结果我的实验结果显示出了逻辑门的工作原理和逻辑计算的过程。
例如，我使用与门，当两个输入信号都为1时，输出信号才为1表示逻辑正确。
而当只有一个输入信号为1或两个输入信号都为0时，输出信号为0。
我还使用了异或门，当两个输入信号不同时，输出信号为1。
而当两个输入信号相同时，输出信号为0。
实验感受组合逻辑电路实验是我第一次接触数字电路的实践操作。
通过实验，我熟悉了逻辑门，理解了数字电路的工作原理，并且掌握了实际操作技巧。
在实验过程中，我也遇到了很多问题，例如，电路元件的连接错误，信号源的设置问题等等。
但是，逐一排查和解决问题，让我在实验中得到了更多的收获。
通过这次实验，我对组合逻辑电路有了更深的理解，并且意识到在数字电路的设计和实践中需要更加认真和细心。
总结组合逻辑电路是数字电路的基础，我们可以通过实验来加深我们对数字电路的理解和认识。
在实验中，我们应该注重细节，谨慎操作，遇到问题要逐一排查，才能取得良好的实验结果。
希望我的经验和体会可以对大家有所帮助，也希望这种实践式学习的方式能够在我们的学习中得到更广泛的应用。
门电路实验报告
门电路实验报告门电路是数字电路中的基础组成部分，它们被广泛用于数字计算和逻辑运算中。
门电路可以由多种元器件来实现，如晶体管、场效应晶体管、集成电路等等。
本报告将介绍门电路的基本概念、设计原则和实验过程。
一、门电路基本概念门电路是由逻辑门组成的数字电路，可以实现基本的逻辑功能，例如“与”、“或”、“非”、“异或”等。
逻辑门主要有以下几类：1. 与门，也称作“AND”门。
AND门有两个或多个输入、一个输出，只有当所有输入都为逻辑1时，输出才为1，否则，输出为逻辑0。
2. 或门，也称作“OR”门。
OR门有两个或多个输入、一个输出，只要其中一个或多个输入为逻辑1时，输出即为1。
3. 非门，也称作“NOT”门。
NOT门有一个输入、一个输出，输出是输入的反相。
当输入为逻辑1时，输出为逻辑0；反之，输出为逻辑1。
4. 异或门，也称作“XOR”门。
XOR门有两个输入、一个输出。
当两个输入的逻辑值不相输出为1，否则，输出为0。
门电路具有高度的可靠性和精度，广泛应用于计算机、通信、自动控制和数字电子等领域。
二、门电路设计原则门电路的设计原则包括以下几个方面：1. 电路正确性设计原则。
电路必须按照逻辑规则进行设计，保证电路输出与输入之间存在确定的逻辑关系。
2. 电路简化设计原则。
电路应使用尽量少的元器件，并采用逻辑公式化简的方法，以减少电路复杂度和成本。
3. 电路优化设计原则。
电路应能够满足高速和高精度的要求，同时具有低功耗和抗干扰等特性。
三、门电路实验过程1. 实验器材本实验需要的器材包括：示波器、数字电压表、元器件（晶体管、电阻、开关等）、面包板、电源等。
2. 实验过程(1) 准备元器件将所需元器件准备好，包括晶体管、电阻、开关等，根据设计要求选择相应的参数。
(2) 连接电路按照门电路的设计要求，将元器件和面包板连接起来。
门电路的连接方式较为简单，需要连接的元器件较少。
(3) 接通电源将实验用的电源接通，并进行电压检测，以确保电压稳定和符合要求。
组合电路分析实验报告
一、实验目的1. 掌握组合逻辑电路的基本概念和特点。
2. 学会分析组合逻辑电路的逻辑功能。
3. 熟悉逻辑门电路的原理和应用。
4. 提高实验操作能力和分析问题能力。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅与当前输入有关，而与电路历史状态无关。
本实验主要涉及以下几种基本逻辑门电路：1. 与门（AND Gate）：当所有输入都为1时，输出才为1。
2. 或门（OR Gate）：当至少一个输入为1时，输出为1。
3. 非门（NOT Gate）：将输入信号取反。
4. 异或门（XOR Gate）：当输入信号不同时，输出为1。
三、实验仪器与器材1. 74LS00（四2输入与门）2. 74LS02（四2输入或门）3. 74LS04（六反相器）4. 74LS86（四2输入异或门）5. 数字逻辑实验箱6. 万用表7. 导线若干四、实验内容与步骤1. 实验一：验证与门、或门、非门、异或门的功能（1）按照实验指导书连接电路图，并检查无误。
（2）按照表1要求输入信号，观察并记录输出信号。
（3）根据观察到的输出信号，分析各门电路的逻辑功能。
表1：验证与门、或门、非门、异或门的功能| 输入信号 | 与门输出 | 或门输出 | 非门输出 | 异或门输出 || :-------: | :-------: | :-------: | :-------: | :-------: || A | B | A | A | A || 0 | 0 | 0 | 1 | 0 || 1 | 1 | 1 | 0 | 1 |2. 实验二：设计组合逻辑电路（1）设计一个组合逻辑电路，实现以下功能：当输入A为1，B为0时，输出Y为1，否则Y为0。
（2）根据设计要求，选择合适的逻辑门电路，并画出电路图。
（3）按照电路图连接实验电路，并检查无误。
（4）按照表2要求输入信号，观察并记录输出信号。
表2：设计组合逻辑电路| 输入信号 | 输出信号 || :-------: | :-------: || A | B | Y || 0 | 0 | 0 || 0 | 1 | 0 || 1 | 0 | 1 || 1 | 1 | 0 |3. 实验三：分析组合逻辑电路（1）分析实验二所设计的组合逻辑电路，确定其逻辑功能。
机组逻辑门实验报告(3篇)
第1篇一、实验目的1. 理解和掌握逻辑门的基本原理和功能。
2. 学习使用逻辑门构建简单的数字电路。
3. 培养实验操作能力和逻辑思维能力。
二、实验环境1. 实验器材：数字电路实验箱、万用表、逻辑门芯片（如74LS00、74LS04等）、连接线、示波器等。
2. 实验软件：Multisim（或类似电路仿真软件）。
三、实验内容1. 与门（AND Gate）实验（1）搭建与门电路：使用74LS00芯片，将输入端A和B连接到逻辑开关，输出端连接到LED灯。
（2）测试与门功能：分别将A、B端输入0和1，观察LED灯的亮灭情况，验证与门的逻辑功能。
（3）记录实验结果，并分析实验现象。
2. 或门（OR Gate）实验（1）搭建或门电路：使用74LS32芯片，将输入端A和B连接到逻辑开关，输出端连接到LED灯。
（2）测试或门功能：分别将A、B端输入0和1，观察LED灯的亮灭情况，验证或门的逻辑功能。
（3）记录实验结果，并分析实验现象。
3. 非门（NOT Gate）实验（1）搭建非门电路：使用74LS04芯片，将输入端连接到逻辑开关，输出端连接到LED灯。
（2）测试非门功能：将输入端输入0和1，观察LED灯的亮灭情况，验证非门的逻辑功能。
（3）记录实验结果，并分析实验现象。
4. 异或门（XOR Gate）实验（1）搭建异或门电路：使用74LS86芯片，将输入端A和B连接到逻辑开关，输出端连接到LED灯。
（2）测试异或门功能：分别将A、B端输入0和1，观察LED灯的亮灭情况，验证异或门的逻辑功能。
（3）记录实验结果，并分析实验现象。
5. 组合逻辑电路实验（1）搭建组合逻辑电路：使用上述逻辑门搭建简单的组合逻辑电路，如半加器、全加器等。
（2）测试组合逻辑电路功能：根据输入信号，观察输出信号的规律，验证组合逻辑电路的正确性。
（3）记录实验结果，并分析实验现象。
6. 仿真实验（1）使用Multisim软件搭建上述逻辑门和组合逻辑电路。
异或逻辑功能测试
实验2 异或逻辑功能测试一、实验内容1.练习逻辑转换器的使用。
2. 熟悉门电路逻辑功能。
3. 用逻辑转换器演示同或逻辑门电路的真值表、逻辑表达式和逻辑门转换。
二、演示电路图1 由逻辑门电路组成的异或逻辑门电路三、逻辑转换器控制与显示面板逻辑转换仪能够完成真值表、逻辑表达式和逻辑电路之间的相互转换，这一功能给数字逻辑电路的设计与仿真带来很大方便，它是EWB特有的仪器，实际工作中不存在类似的仪器。
图标和面板如图2，使用方法如下：图2 逻辑转换仪图标和面板1. 由真值表得出表达式和逻辑电路首先根据输入信号的个数，单击面板上面输入小圆圈（A～H）选定输入信号，此时真值表框会自动出现输入信号的所有组合，而输出全部为０，根据所需的逻辑关系修改真值表。
然后单击“真值表→逻辑表达式”按钮，在逻辑表达式框内出现相应的逻辑表达式。
再单击“真值表→简化逻辑表达式”按钮，得到简化逻辑表达式。
最后单击“表达式→电路转换”铵钮，在EWB的电路设计区创建相应的逻辑电路。
如单击“表达式→与非电路转换”铵钮，则在电路设计区创建相应的与非逻辑电路。
2. 由逻辑电路得出表达式和真值表首先在电路设计区创建逻辑电路，电路的输入、输出端分别连接至逻辑转换仪的输入、输出端，双击图标打开面板，单击相应的转换按钮即得到表达式或真值表。
3. 由逻辑表达式得出真值表和逻辑电路在逻辑表达式框内输入逻辑表达式，单击相应的转换按钮得到真值表和逻辑电路。
图1的逻辑转换器控制与显示面板如图3所示图3 逻辑转换器控制与显示面板四、逻辑门转换采用逻辑逻辑转换器将真值表转换为表达式，再将表达式转化成由非门、与门和或门组成的异或逻辑门电路逻辑电路如图4，将表达式转化成由非门、与非门组成的异或逻辑门电路逻辑电路如图5，图4 由非门、与门和或门组成的异或逻辑门电路图5 由非门和与非门组成的异或逻辑门电路五、实验报告1. 实验名称、目的、内容和实验电路。
2. 画出异或逻辑门电路输入、输出信号波形。
门电路实验报告总结
门电路实验报告总结
门电路是数字电路中最基本的部分，其作用是将输入信号转换为相应的输出信号，从而实现数据处理和控制功能。
在本次实验中，我们对与门、或门、非门、异或门等门电路进行了实验，了解了它们的基本原理、特点和性能。
与门实验中，我们了解了与门的定义和基本特点。
与门的输入信号均为高电平时，输出为高电平，只有一个或两个输入为低电平时，输出为低电平。
与门电路有广泛的应用，在逻辑电路中常用作启动、计数、比较等方面。
通过本次门电路实验，我们进一步加深了对数字电路中门电路的理解和应用，加强了我们对数字电路的操作技能，为我们今后的学习和科研工作打下了坚实的基础。
异或门版图设计报告
.西安科技大学高新学院微电子专业实验报告专业：微电子班级：1001：黄升学号：1001050120指导老师：王进军设计软件：tanner软件实验目的和要求：1、掌握L-edit软件的基本设定和集成电路工艺和版图的图层关系。
2、根据性能和指标要求，明确设计要求和规则。
3、电路版图实现过程中电源线的走法。
4、掌握L-edit和S-edit仿真环境，完成异或门的仿真。
5、掌握LVS环境变量。
异或门版图的设计方法：1、确定工艺规则。
2、绘制异或门版图。
3、加入工作电源进行分析。
4、与LVS比较仿真结果。
实验内容：完成COMS异或门版图设计，COMS异或门原理如下，要求在S-edit 中画出每一电路元件，并给出输入输出端口及电源线和地线。
（一）异或逻辑关系式及真值表：F=A⊕B=A′B+ AB′（二）原理图：（三）版图：（四）仿真分析：Main circuit:Module0.include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.mdM1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uv7 Vdd Gnd 5.0v8 B Gnd pulse(0.05.00 In In 100n 200n)v9 A Gnd pulse(0.05.00 In In 100n 400n).tran In 800n.print tran v(A) v(B) v(F)End of main circuit:Module0上升沿下降沿均10nv8 B Gnd pulse(0.05.00 10In 10In 100n 200n) v9 A Gnd pulse(0.05.00 10In 10In 100n 400n)*NODE NAMEALASES* 1=Gnd(10.5,-12) * 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13).include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 F B A Vdd PMOS L=2u W=22u $（68.5 25 70.5 30）M2 3 A Vdd Vdd PMOS L=2u W=22u $（44.5 25 46.5 30）M3 F A M4 F B Gnd NMOS L=2u W=22u $（20.5 25 22.5 30）M4 F B Gnd NMOS L=2u W=22u $（68.5 -3.5 70.5 1.5）M5 3 A Gnd Gnd NMOS L=2u W=22u $（44.5 -3.5 46.5 1.5）M6 F 3 B Gnd NMOS L=2u W=22u $（21 -3.5 23 1.5）v5 Vdd Gnd 5.0v6 B Gnd pulse(0.05.00 In In 100n 400n)v7 A Gnd pulse(0.05.00 In In 100n 200n).tran In 800n.print tran v(A) v(B) v(F)用LVS对比异或门的原理图和版图是否一致原理图.spMain circuit:Module0M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u *End of main circuit:Module0版图.spc*NODE NAMEALASES* 1=Gnd(10.5,-12)* 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13)M1 F B A Vdd PMOS L=2u W=22u $（68.5 25 70.5 30）M2 3 A Vdd Vdd PMOS L=2u W=22u $（44.5 25 46.5 30）M3 F A M4 F B Gnd NMOS L=2u W=22u $（20.5 25 22.5 30）M4 F B Gnd NMOS L=2u W=22u $（68.5 -3.5 70.5 1.5）M5 3 A Gnd Gnd NMOS L=2u W=22u $（44.5 -3.5 46.5 1.5）M6 F 3 B Gnd NMOS L=2u W=22u $（21 -3.5 23 1.5）设置好setup1。