基于ATE的DSP测试方法

2010年2月第2期电子测试ELECTRONIC TESTFeb.2010No.2基于ATE的DSP测试方法轩涛（北京自动测试技术研究所 北京 100088）摘要：本文以TI公司的DSP5509A为例，介绍了在ATE上开发DSP芯片的测试程序的思路和方法。

本文论述的DSP功能模块的测试算法，指令测试方法，脱机开发DSP功能诊断程序的方法已经在国产BC3193V50集成电路测试系统上运用，结果表明是有效的。

其中针对DSP功能模块的测试算法以穷举为出发点，具体实现方式包括基本测试模块的反复调用，同模块内所有属性的遍历测试，不同模块间属性的交叉组合测试。

最后本文论述了测试程序在不同测试系统移植中需要注意的问题。

关键词：DSP；集成电路测试系统；测试图形；指令测试；测试程序移植中图分类号：TP319 文献标识码：BMethod of DSP testing on ATEXuan Tao（Beijing Automatic Testing Technology Institute Beijing 100088 China）Abstract: This paper introduced the method of testing DSP chip on ATE by using TI company ‘s DSP5509A chip for instance. The paper discussed the DSP’s functional module testing algorithm, the method for DSP’s instructions testing and the method of writing the DSP function’s diagnosis sequence independent from ATE. The algorithm and the methods mentioned above have been applied on the BC3192V50 integrated testing system. The result shows the algorithm and the methods are effective. Specially, the DSP’s functional module testing algorithm originates from the base of covering all the functional modules’ attributes. The ways of realizing the functional module testing algorithm include transferring the basic test module, testing all the attributes within identical module and testing the extend attributes across different modules. Finally , the paper discussed the test program’s transplantation between different ATES.Keywords: DSP; IC test system; Test figure; Instruction test; The transplantation of the test program0 引言随着DSP芯片在商业，军事，航空航天等领域的越来越广泛的应用，其可靠性和可测试性也显得尤为重要。

DSP芯片内部相当复杂，使用相当灵活，正是这种应用的不确定性和可重复编程性，增加了芯片测试的难度。

其核心问题是建立什么样的测试模型，以及施加什么样的测试激励，能覆盖尽量多的逻辑功能，同时还能在可及端测量出来。

本文研究了在国产测试系统上进行高端的DSP芯片的功能测试的方法。

针对DSP所有功能模块的测试以无限穷举为出发点，测试的算法主要有基本模块的反复调用，属性的遍历测试，属性的交叉测试。

针对DSP指令的测试,本文又提出了既保证覆盖又不增加测试图形开销的详尽的指令测试方案。

最后给出了基于ATE的DSP测试图形的手编复制的生成方法。

本文最后还讨论了测试程序在不同测试系统上的移植中需要注意的问题。

1 被测器件（DUT）和测试系统1.1 被测器件（DUT）本文的测试器件选用TMS320VC5509A 。

TMS320VC5509A DSP是在5000系列DSP CPU核的基础上发展而来的高速低功耗数字信号处理器。

其片上CPU内部总线由一条程序总线，3条读数据总线，2条写数据总线，专门用于外设和DMA功能的总线。

这些总线可以实现一个时钟周期内的3次数据读和2次数据写操作。

此外DMA控制器可以在每个时钟周期内实现2次独立于CPU的数据传输。

片上CPU有2个乘法累加器（MAC），每个累加器都可以实现每时钟周期17位的乘法。

片上CPU还包括一个40位的中心算术逻辑单元（ALU）和一个附加的16位的算术逻辑单元（ALU）。

这些算术逻辑单元（ALU）在指令的控制下，可以实现优化并行处理能力和降低功耗的功能。

这些资源通过片上CPU的地址总线和数据总线调配。

5000系列DSP CPU实现灵活的指令宽度配置，指令单元（IU）从外部或内部存储器上取来32位的指令，在程序单元中将它们排序，程序单元将这些指令解码，然后直接发给地址（AB）和数据总线（DB），实现全保护指令流水线。

可预见的分支处理能力避免了在执行条件指令时可能出现的流水溢出。

通用输入输出端口（GPIO）和10位的A/D转换功能为状态，中断和显示器，键盘以及其它多媒体接口提供了充足的管脚。

并行接口可以有两种工作模式，要么通过HPI端口把芯片作为一个对微控制器的slave；要么通过异步EMIF端口配置为1个多媒体接口。

串行数据通过multimedia card/secure digital 外设和3个MCBSPs完成。

5509A外设的设置通过EMIF接口完成，3个双向的MCBSPs可完成接入符合工业标准的设备，也支持一共128个独立使能通道的多通道通信。

HPI接口是16位的并行接口，提供主处理器对32K 的从片片上存储器的访问。

DMA控制器提供独立于CPU的6个独立通道的数据传输。

DMA的数据传输字长是每时钟周期传输16位。

5509A还包括两个通用定时器，8个专用的GPIO和数字锁相环时钟产生器（DPLL）。

1.2 测试系统介绍BC3192V50 系统是北京自动测试技术研究所研制的基于当前国际先进VXI总线的数字集成电路测试系统，系统的最大优点就是它的软、硬件的开放性和标准化。

可嵌入多家VXI测试模块，使得测试系统易于扩展、升级。

系统符合VXI电、磁兼容标准。

具有测试精度高、速度快等特点。

系统设计采用模块化结构设计，每通道板可提供32路管脚电路，系统最大配置为8块通道板256路测试通道。

最大测试速率为50MHz(非复用)，系统具有每16通道一路PMU 的多PMU特性. 本测试系统有较强的失效分析功能，设计有每通道失效存储器，用于失效分析。

系统具有动态定时功能（on the fly）,可灵活设置时间参数，具有较强的CAD-CAT自动转换功能。

适用于IC生产厂家进行芯片测试或成品检验，也适用于IC设计公司进行IC功能验证。

该系统适合高端DSP芯片的测试。

2 DSP功能模块的测试算法2.1 基本模块的反复调用在编写测试程序的过程中，有一些对芯片基本操作的模块是要被反复使用的。

如果测试每一个具体的属性，都从头编写每一个测试向量，这个工作量是惊人的，显然这么做也不必要。

这里就涉及到对基本模块的反复调用，以减少编程工作量，增加编程准确性的问题。

这一点很类似于C语言里在每一个大程序开始前定义的若干个要被反复引用的宏。

如在测试EMIF的异步操作时候，CPU的取指，读数据，写数据，这些基本操作是要被反复应用的，而每一个看似简单的基本操作也至少要有5行以上的测试向量开销，这时候在程序开始认真编写好这些基本操作之后，后面就可以反复调用了，不同之处在于只是每一次调用都会视具体情况不同而用不同的相关参数。

ATE中对这些基本模块的调用与C 语言不同，主要采用两种方式，一是复制编好的程序段然后粘贴到指定的地方，之后修改参数，当然小模块可以组成大模块，只要该模块在后面还要被反复应用，都可以如法炮制，反复调用；还有就是为了增加覆盖率和尽量穷尽所有的情况，可以对处于测试程序同一位置的同一个基本模块，反复修改可变参数，然后编译测试。

比如说，有很多与地址有关的指令和操作，在这些模块的操作中，地址是一个可变的参数，这样就可以模块的框架和位置不动，而是反复写入不同的地址，然后编译程序，看程序的执行情况，以增加对DSP不同地址测试的覆盖。

从工程实践里，涉及地址空间的操作中，一般该空间的首，末地址和中间地址都是必测的。

2.2 属性的遍历测试复杂芯片的内部，总是由很多具有不同功能的模块组成的，在这里把每个模块具有的不同功能称之为属性。

显然同一模块的不同功能（属性）之间是相互独立的。

对芯片的逻辑功能测试，首先是对芯片每一个模块功能的测试，虽然每一个模块总是要先收到它上层模块的驱动数据，然后在模块内部把数据进行处理，最后再把处理之后的结果发送给该模块的下层模块，但一个完整的可以覆盖芯片所有逻辑功能的测试程序总是由一次次对每个不同模块的测试组成的。

2.3 属性的交叉组合测试交叉测试是在对每一个模块遍历测试的基础上，针对两个及以上模块的联合测试而言的。

比如模块B可以受模块A驱动（但不仅仅受模块A的驱动），模块A有M种不同的属性，模块B有N种不同的属性。

模块A有M1（显然M1≤M）个属性可以驱动模块B，并且驱动模块B可以完成N1（显然N1≤N）种不同的属性。

那么要实现完整的模块A和模块B的连接测试，就要进行M1*N1次测试（当然这个道理可以推广到3个及以上模块的连接测试）。

比如在DSP5509A中，EMIF可以受到CPU 的驱动，也可以不通过CPU而直接受到片上DMA 控制器的驱动。

EMIF在与DMA的连接中，DMA 有6个不同的channel可以驱动EMIF工作，EMIF 有同步异步2种工作方式，在异步中数据线宽度可以是8也可以是16，片选空间可以是CE 4个中的任何一个，现在为了简化问题，假定同步状态只有一种可以被DMA驱动的工作方式。

那么从上面的情况分析，要完整地测试DMA和EMIF的连接性，就要进行6*2*4+6*1=54次测试。

依据上面所说的测试算法，编写功能诊断程序的步骤如图1所示。