多功能数字钟——校时闹钟之欧阳引擎创编

电子电路综合实验报告
欧阳引擎（2021.01.01）
——多功能数字钟设计
目录
设计理念2
设计要求3
设计目的3
设计要求4
总体设计概要4
振荡器电路4
输出波形仿真图如图所示5
分频器电路5
时间计时单元的设计5
译码与显示电路的设计6
校时电路的设计6
方案一：7
方案二：8
定时控制电路的设计8
·电子系统中常见实际问题的分析9
面包板和芯片的测试9
时间计数电路的连接与测试9
校正电路9
主要芯片介绍10
主体电路的装调10
时钟结果仿真12
面包板的使用及注意事项12
实验用到的器件13
设计理念
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时
间及星期的显示功能。

本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。

并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。

电路主要使用集成计数器、译码集成电路、LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。

设计要求
本课题是设计一个多功能数字钟，以数字形式显示时，
分，秒的时间，要求有手动校时分秒的基本功能，以及定时控制，仿广播电台正点报时，自动整点报时或触摸报整点时数的扩展功能。

设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到
的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

设计要求
本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位。

总体设计概要
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

数字钟电路系统的组成方框图如下。

振荡器电路
振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。

一般来说，振荡器的频率越高，计时精度越高。

本课程设计采取用555定时器构成的多谐振荡器。

由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚2与脚6直接相连，如图所示。

电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及
C通过R2向放电端Ct 放电，使电路产生振荡。

输出信号的时间参数是：
T＝tw1＋tw2， tw1＝0.7(R1＋R2)C ， tw2＝0.7R2C
输出波形仿真图如图所示
分频器电路
分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。

因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。

因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。

时间计时单元的设计
分和秒计数器都是模数M=60的计数器，其计数规律为00—01—…—58—59—00…选74LS92作为十位计数器，74LS90作为个位计数器，再将他们级联组成模数M=60的计数器。

时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯常用的计时规律。

选用74LS191和74LS74。

时计数器逻辑电路图
译码与显示电路的设计
当要求输出0-15时，消隐输入“BI”应为高电平或开路；灭零输入“RBI”和测试灯输入“LT”都必须在无效电平状态，即应为高电平。

LED 显示器件有共阳极和共阴极两种。

选用共阴极的 5011A数码管作为显示器件。

译码驱动也可选CD4511， BCD 码输人。

它的译码输出端为低电平有效，可直接驱动共阳极 LED 数码管。

校时电路的设计
当数字钟接通电源或者计数出现误差时，需要校正时间。

校时
是数字钟应具备的基本功能。

一般电子手表都具有时，分，秒等校时功能。

为了使电路简单，这里只进行分和小时的校时。

如图所示为校时电路逻辑图。

对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对
1Hz的校时脉冲计数。

“慢校时”是用手动产生单脉冲作为校时脉冲。

图示电路为校“时”，校“分”电路。

其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如图表示。

校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行快校时。

如果校时脉冲由单次脉冲产生器提供，则可以进行慢校时。

需要注意的是，校时电路是由与非们构成的组合逻辑电路，开S1或S2为“1”或“0”时，可能会产生抖动，接电容C1，C2可缓解抖动。

所以实际使用时，一般会接一个RS触发器，将其改为去抖动开关电路。

通常，校正时间的方法是：首先截
断正常的计数通路，然后再进行人工出
触发计数或将频率较高的方波信号加到
需要校正的计数单元的输入端，校正好
后，再转入正常计时状态即可。

根据要
求，数字钟应具有分校正和时校正功能，因此，应截断分个位
和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图示为所设计的校时电路。

方案二：
方案二与方案一相比，在开关两边多了0.01uf 的电容防抖动。

与非门的逻辑功能
定时控制电路的设计
数字钟在指定的时刻发出信号，或驱动音响电路“闹时”（这里用可用指示灯来代替音响电路）；或对某装置的电源进行接通或断开“控制”。

不管是闹还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。

例如要求6时59分发出闹钟信号，持续时间为1分钟
这是对应数字中的时个位计数器的状态10123)(H Q Q Q Q =0110，分十位计数器的状态为20123)(M Q Q Q Q =0101,分个位计数器的状态为10123)(M Q Q Q Q =1001。

若将上述技术其输出为1的所有输出端经过与门电路去控制指示灯，可以使指示灯正好在6点59分亮，持续1分钟后熄灭，所以闹时控制信号Z 的表达式为
Z=103202112)())(M M H Q Q Q Q Q Q ••（
测试结果分析
根据在ＥＷＢ软件中的仿真结果及相应的分析可知，电路
可以实现设计要求，可以实现数字钟的基本功能，既计数功能，其时间以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位。

基于仿真结果可以认定，此次多功能数字钟的设计是成功的。

·电子系统中常见实际问题的分析
面包板和芯片的测试
测试面包板各触点是否接通；有时电路不通的原因是因芯片引脚接触不良而造成的，因此，确认芯片是否接触良好是非常重要的。

时间计数电路的连接与测试
六进制、十进制都没有什么大的问题，只是芯片引脚的问题，只要重新插过芯片就可以解决了。

但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。

最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了
校正电路
因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。

因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校
正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把多余的线拿掉。

主要芯片介绍
十进制计数器74LS90计数器
组成一位二进制计数器；CPB和321
Q Q Q组成五进制计数器；若将0Q与B
CP输入，则构成74LS90是二CP相连接，时钟脉冲从A
—五—十进制计数器，它有两个时钟输入端CPA和CPB。

其中，CPA和0Q了8421BCD码十进制计数器。

74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图所示。

74LS191芯片引脚图Array主体电路的装调
①根据数字钟系统组成框图，按
照信号的流向分级安装，逐级级
联，这里的每一级是指组成数字
钟的各功能电路。

②级联时如果出现时序配合不同
步，或尖峰脉冲干扰，引起逻辑
错乱，则可以增加多级逻辑门来
延时。

如果显示字符变化很快，模糊不清，这可能是电源电流的跳变引起的，则可在集成电路期间的电源端Vcc 加退耦滤波
电容。

通常用几十个微法的大电容与0.01F的小电容相并联作为
退耦滤波电路。

③画数字钟的主体逻辑电路图。

经过级联并纠正设计方案中的错误不不足之处后，再测试电路的逻辑功能是否满足设计要求。

最后画出满足设计要求的总体逻辑电路图，如果因为实验器材有限，则其中秒
计数器的个位和时计
数器的十位可采用发
光二极管指示，因而
可以省去2片译码器
贺2片数码显示器。

④数字钟从原理上讲
是一种典型的数字电
路，可以由许多中小
规模集成电路组成，
所以可以分成许多独
立的电路。

由石英晶
体振荡器、分频器、
计数器、译码器、显
示器和校时电路组
成，石英晶体振荡器
产生的信号经过分频
器作为秒脉冲，秒脉
冲送入计数器计数，计数结果通过"时"、"分"、"秒"译码器显示时间。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

整个数字钟主体电路逻辑如图所示。

时钟结果仿真
时钟结果仿真图
由图可知，该时刻为上午11时24分22秒。

面包板的使用及注意事项
在具体使用的时候，通常是两窄一宽同时使用，两个窄条的第一行一般和地线连接，第二行和电源相连。

由于集成块电源一般在上面，接地在下面，如此布局有助于将集成块的电源脚和上面第二行窄条相连，接地脚和下面窄条的第一行相连，减少连线长度和跨接线的数量。

中间宽条用于连接电路，由于凹槽上下是不连通的，所以集成块一般跨插在凹槽上。

插入面包板上孔内引脚或导线铜芯直径为0.4～0.6mm，即比大头针的直径略微细一点。

元器件引脚或导线头要沿面包板的板面垂直方向插入方孔，应能感觉到有轻微、均匀的摩擦阻力，在面包板倒置时，元器件应能被簧片夹住而不脱落。

面包板应该在通风、
干燥处存放，特别要避免被电池漏出的电解液所腐蚀。

要保持面包板清洁，焊接过的元器件不要插在面包板上。

实验用到的器件
1. 共阴数码管6个
2. 74LS191 1个
3. 74LS90 7个
4. D触发器 1个
5. 与非门15个非门1个与门1个
6. 3.3K电阻5个
7.555振荡器 1个
8.数码管6个
9.开关 2个
10. 0.1uf电容 4个
11. 1k电阻2个
12.蜂鸣器1个。