微处理器ppt2
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章 ARM微处理器概述
第2章 ARM微处理器概述
本章目标
ARM微处理器的应用与选型
ARM微处理器的数据类型和工作状态 ARM微处理器工作模式 ARM微处理器的寄存器
2.1 ARM微处理器概述
问题
ARM微处理器有哪些技术特点，其应用在哪些领
域？
重点
ARM微处理器的技术特点。
内容
ARM微处理器的技术特点和其应用领域。
ARM 以其高性能和低成本，在该领域的地位日益巩固。
网络系统：
随着宽带技术的推广，采用ARM 技术的ADSL 芯片正逐
步获得竞争优势。此外，ARM 在语音及视频处理上行了 优化，并获得广泛支持，也对DSP 的应用领域提出了挑 战。
消费类电子产品：
ARM 技术在目前流行的数字音频播放器、数字机顶盒和
2.2.2 ARM体系结构版本
任务：了解ARM体系结构的各个 版本及其特点
ARM指令集体系结构，从最初开发至今已有
了重大改进，而且将会不断完善和发展。为 了精确表达每个ARM实现中所使用的指令集， 到目前ARM体系结构共定义了6个版本，各 版本特点如下：
Version 1（v1）
基本数据处理指令（不包括乘法指令）；
Version 3（v3）
该版本推出32位寻址能力，主要结构扩展变化为： 32 位地址总线，但除版本3G（版本3的一个变种）外其他版本是向前兼 容的，支持26 位地址总线； 当前程序状态信息从原来的R15移到一个新的寄存器CPSR（Current Program Status Register，当前程序状态寄存器）中； 增加了SPSR（Saved Program Status Register，备份程序状态寄存 器），用于在程序异常中断程序时，保存被中断程序的程序状态； 增加了两种处理器模式，使操作系统代码可以方便地使用数据访问中止 异常、指令预取中止异常和未定义指令异常； 增加了指令MSR和MRS，用于访问CPSR和SPSR； 增加了原来的从异常返回的指令。
本章目标
ARM微处理器的应用与选型
ARM微处理器的数据类型和工作状态 ARM微处理器工作模式 ARM微处理器的寄存器
2.1 ARM微处理器概述
问题
ARM微处理器有哪些技术特点，其应用在哪些领
域？
重点
ARM微处理器的技术特点。
内容
ARM微处理器的技术特点和其应用领域。
ARM 以其高性能和低成本，在该领域的地位日益巩固。
网络系统：
随着宽带技术的推广，采用ARM 技术的ADSL 芯片正逐
步获得竞争优势。此外，ARM 在语音及视频处理上行了 优化，并获得广泛支持，也对DSP 的应用领域提出了挑 战。
消费类电子产品：
ARM 技术在目前流行的数字音频播放器、数字机顶盒和
2.2.2 ARM体系结构版本
任务：了解ARM体系结构的各个 版本及其特点
ARM指令集体系结构，从最初开发至今已有
了重大改进，而且将会不断完善和发展。为 了精确表达每个ARM实现中所使用的指令集， 到目前ARM体系结构共定义了6个版本，各 版本特点如下：
Version 1（v1）
基本数据处理指令（不包括乘法指令）；
Version 3（v3）
该版本推出32位寻址能力，主要结构扩展变化为： 32 位地址总线，但除版本3G（版本3的一个变种）外其他版本是向前兼 容的，支持26 位地址总线； 当前程序状态信息从原来的R15移到一个新的寄存器CPSR（Current Program Status Register，当前程序状态寄存器）中； 增加了SPSR（Saved Program Status Register，备份程序状态寄存 器），用于在程序异常中断程序时，保存被中断程序的程序状态； 增加了两种处理器模式，使操作系统代码可以方便地使用数据访问中止 异常、指令预取中止异常和未定义指令异常； 增加了指令MSR和MRS，用于访问CPSR和SPSR； 增加了原来的从异常返回的指令。
微处理器与系统结构PPT详细讲解
•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
微处理器(第2讲-第4讲)xiugai
第1.3 微型计算机系统的组成、分类 及配制
1
1.3.1 微型机算计的构成
微型计算机系统的三个层次
微处理器(Microprocessor) 微型计算机(Microcomputer) 微型计算机系统(Microcomputer System)
2
微型计算机系统的三个层次
微 型 计算机 (主机)
微处理器 存储器 I/O接口 总线
ALU 寄存器 控制器
硬件系统 微 型 计算机 系 统 软件系统
外 设 系统软件 应用软件
键盘、鼠标 显示器 软驱、硬盘、光驱 打印机、扫描仪
3
第一层次：核心级——微处理器 微处理器简称CPU，是计算机的核心， 主要包括： 运算器ALU 控制器CU 寄存器组Registers CPU实现了运算功能和控制功能
10
内存操作
读：将内存单元的内容取入CPU，原单元内容不改变； 写：CPU将信息放入内存单元，单元中原内容被覆盖； 内存的读写步骤为：
CPU把要读写的内存单元的地址放到AB上 若是写操作， CPU紧接着把要写入的数据放到DB上 CPU发出读写命令 数据被写入指定的单元或从指定的单元读出到DB 若是读操作， CPU紧接着从DB上取回数据
• ① 通用数据寄存器 • 用来暂存计算过程中所用到的操作数，结果或其它信息。 • （16位）AX、BX、CX、DX • （8位）AH、AL、BH、BL、CH、CL。 AX（AH、AL）：累加器，它是算术运算的主要寄存器，所有 I/O指令都使用这一寄存器与外部设备交换数据。
BX（BH，BL）：基址寄存器，对内存储器寻址时，常用来存放
ห้องสมุดไป่ตู้
1
1.3.1 微型机算计的构成
微型计算机系统的三个层次
微处理器(Microprocessor) 微型计算机(Microcomputer) 微型计算机系统(Microcomputer System)
2
微型计算机系统的三个层次
微 型 计算机 (主机)
微处理器 存储器 I/O接口 总线
ALU 寄存器 控制器
硬件系统 微 型 计算机 系 统 软件系统
外 设 系统软件 应用软件
键盘、鼠标 显示器 软驱、硬盘、光驱 打印机、扫描仪
3
第一层次：核心级——微处理器 微处理器简称CPU，是计算机的核心， 主要包括： 运算器ALU 控制器CU 寄存器组Registers CPU实现了运算功能和控制功能
10
内存操作
读：将内存单元的内容取入CPU，原单元内容不改变； 写：CPU将信息放入内存单元，单元中原内容被覆盖； 内存的读写步骤为：
CPU把要读写的内存单元的地址放到AB上 若是写操作， CPU紧接着把要写入的数据放到DB上 CPU发出读写命令 数据被写入指定的单元或从指定的单元读出到DB 若是读操作， CPU紧接着从DB上取回数据
• ① 通用数据寄存器 • 用来暂存计算过程中所用到的操作数，结果或其它信息。 • （16位）AX、BX、CX、DX • （8位）AH、AL、BH、BL、CH、CL。 AX（AH、AL）：累加器，它是算术运算的主要寄存器，所有 I/O指令都使用这一寄存器与外部设备交换数据。
BX（BH，BL）：基址寄存器，对内存储器寻址时，常用来存放
ห้องสมุดไป่ตู้
微处理器CPUCPU的内部和外部结构微处理器级总线
Base Register 计数器Count Register
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
数据寄存器Data Register
存放数据
2.4 微处理器的寄存器组织
2.地址指针和变址寄存器（４个）
均
为
SP
地 址
BP
寄
SI
存 器
DI
堆栈指针寄存器Stack Pointer 基址指针寄存器Base Pointer 源变址寄存器Source Index 目的变址寄存器Destination Index
均为16位，也能存放数据
2.4 微处理器的寄存器组织
二.段寄存器
在微机系统的内存中通常存放着三类信息： 代码（指令码） 指示CPU执行何种操作。 数据（数值、字符等） 程序处理的对象或结果。 堆栈信息 被保存的返回地址和中间结果等。
代码段 数据段 堆栈段
2.4 微处理器的寄存器组织
８０８６／８０８８ＣＰＵ有４个段寄存器。
四.控制寄存器（2个）
1.指令指针寄存器(IP:Instruction Pointer )(16位)
指令指针寄存器相当于一般微处理器中的程
序计数器(PC:Program Counter )。
它始终指向CPU下一条要取指令所在存贮器单 元的偏移地址(段地址由CS提供)。
用户不能更改IP的值,只有CPU执行转移指令, 子程序调用指令和子程序返回指令以及中断处理 时,IP才作相应的改变。
2.2 微处理器的内部结构
指令寄存器（IR）
保存从存储器中读入的当前要执行的指令。
指令译码器（ID）
对指令寄存器中保存的指令进行译码分析。
控制逻辑部件
根据ID对指令的译码分析，发出相应的一系 列的节拍脉冲和电位（控制信号），去完成指令 的所有操作。
微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
微机原理及应用课件第2章
四、内部寄存器
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
28
1. 通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
29
数据寄存器
8088/8086含4个16位数据寄存器，它们又可分为8个 8位寄存器，即：
DX：
数据寄存器。在间接寻址的I/O指令中存放I/O端口地址；在 32位乘除法运算时，存放高16位数。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内存单
元的偏移地址。
BP与BX的区别：
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用
┇
操作数
35
状态标志位（1）
CF（Carry Flag）
进位标志位。加(减)法运算时，若最高位有进(借)位则CF=1
OF（Overflow Flag）
溢出标志位。当算术运算的结果超出了有符号数的可表达范 围时，OF=l
ZF（Zero Flag）
零标志位。当运算结果为零时ZF=1
SF（Sign Flag）
欲实现对1MB内存空间的正确访问，每个内
存单元在整个内存空间中必须具备20位字长
的惟一地址
物理地址
XXXXXH
12H
00H
内存地址变换：
…
如何将直接产生的16位编码变换
…
为20位物理地址?
┇
内存单元的编址（1）
内存每个单元的地址在逻辑上都由两部分组成：
第02章 微型计算机系统中的微处理器
主要引线（最小模式下）：
8088是工作在最小还是最大模式由MN/MX端状态决 定。MN/MX=0工作于最大模式，反之工作于最小模式
AD7---AD0：低8位地址和数据信号分时复 用。在传送地址信号时为单 向，传送数据信号时为双向。 A19--- A16：高4位地址信号，分时复用。 A15--- A8 ：输出8位地址信号。
第2章 微型计算机系统中的微处理器
2.1 微型计算机的组成及工作原理 2.1.1微型计算机基本结构（冯诺依曼结构）
存储程序工作原理是指把程序存储在计算机内， 使计算机能像快速存取数据一样地快速存取组 成程序的指令。为实现控制器自动连续地执行 程序，必须先把程序和数据送到具有记忆功能 的存储器中保存起来，然后给出程序中第一条 指令的地址，控制器就可依据存储程序中的指 令顺序周而复始地取指令、译码、执行，直到 完成全部指令操作为止，即控制器通过指令流 的串行驱动实现程序控制
2.1.2微处理器CPU
1、寄存器组 2、算术逻辑单元ALU 3、控制器 （1）程序计数器PC （2）地址寄存器AR （3）数据寄存器DR （4）指令寄存器IR和指令译码器ID （5）时许部件
2.1.3 总线
1、DB 2、AB 3、CB
2.1.4 存储器----P11 通常指内存，有读、写操作
图2-13 8086CPU最小模式下的典型配置
2．最大工作模式
由图2-4可知， 最大模式配 置和最小模 式配置有一 个主要的差 别： 最大模 式下多了 8288总线控 制器。
图2-4 8086CPU最大工作 模式下的典型配置
2.6 8086的总线时序
1．读周期的时序 2．写周期的时序
1．读周期的时序（图2-9）
第2章
NEW02_第二章_微处理器_part2
微机原理与接口
Pentium性能简介
Pentium通往外部存储器的数据总线为64位， CPU内部主要寄存器的宽度仍然为32位，那么 Pentium、Pentium（P54C）应该是32位微处理器 。外部64位数据总线（D63-D0）每次可同时传输8 字节的二进制信息，若选用主总线时钟频率66MHz 计算，即存储器总线的时钟频率也为66MHz，则 Pentium与主存储器交换数据的速率可为528MB/S 。
微机原理与接口
Pentium CPU原理结构图
微机原理与接口
2.6.1 Pentium的原理结构
二、原理结构 在Pentium CPU中，总线接口部件实现 CPU与系统总线之间的连接，其中包括64位 双向的数据线、32位地址线和所有的控制信 号线，具有锁存与缓冲等功能，总线接口部 件实现CPU与外设之间的信息交换，并产生 相应的各类总线周期。
··· ·· ··
微机原理与接口
从上述程序可以看出，许多分支转移指令 转向每个分支的机会不是均等的，而且大多数 分支转移指令排列在循环程序段中，除了一次 跳出循环体之外，其余转移的目标地址均在循 环体内。因此，分支转移指令的转移目标地址 是可以预测的，预测的依据就是前一次转移目 标地址的状况，即根据历史状态预测下一次转 移的目标地址。预测的准确率不可能为100%， 但是对于某些转移指令预测的准确率却非常高。
U、V流水线中整数指令流水线均由5段组成。分别 为预取指令（PF）、指令译码（D1）、地址生成（ D2）、指令执行（EX）和结果写回（WB）。
由于采用了指令流水线作业，每条指令流水线可以 在1个时钟周期内执行一条指令。因此，最佳情况 下一个时钟周期内可以执行两条整数指令。
微机原理与接口
第2讲 16位微处理器80861PPT课件
程序执行由取指令和执行指令的循环来完成的，每条指 令执行完后CPU必须等待到下条指令取出来后才能执行。
取指 执行 取指 执行 ... ... 取指 执行 时间坐标
18
（二）8086 CPU的寄存器结构
★ 通用寄存器 ★ 专用寄存器 ★ 段寄存器 ★ 标志寄存器FR ★ 指令指针寄存器IP
19
1. 通用寄存器
9
（3）说明
指令队列 8086 的指令队列为6个字节,8088 的指令队列为4个字节。 不论是8086还是8088都会在执行指令的同时从内存中取下一条或 几条指令，取来的指令放在指令队列中，使 BIU 具有预取指令的 功能，是一种先进先出（FIFO）的数据结构。 指令执行顺序 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令。 执行转移指令：BIU 清除指令队列中的内容，从新的地址取入指 令，立即送往执行单元，然后再从新单元开始重新填满队列。
8086系统的硬件结构
系统总线BUS
系
地址总线AB
统
数据总线DB
CPU
总
线
控制总线CB
形 成
主存
I/O接口
I/O设备
外设
1
8087 协 处 理 器
8088 微 处 理 器
地址锁存器 数据收发器
8288 总线控制器
8284 时钟发生器
只读存储器 ROM
随机存储器 RAM
8259中断控 制器
地址总线
数据总线
4 个段地址寄存器（CS、DS、ES、SS） 16位指令指针寄存器IP 20位的地址加法器(16D（10H）段地址+偏移地址＝物 理地址) 6字节（8086）或4字节（8088）的指令队列 输入输出控制电路: 处理器与外界总线联系的转接电路。 包括三组总线：20 位地址总线，16 位(8086)或8位（8088）双 向数据总线，一组控制总线。
取指 执行 取指 执行 ... ... 取指 执行 时间坐标
18
（二）8086 CPU的寄存器结构
★ 通用寄存器 ★ 专用寄存器 ★ 段寄存器 ★ 标志寄存器FR ★ 指令指针寄存器IP
19
1. 通用寄存器
9
（3）说明
指令队列 8086 的指令队列为6个字节,8088 的指令队列为4个字节。 不论是8086还是8088都会在执行指令的同时从内存中取下一条或 几条指令，取来的指令放在指令队列中，使 BIU 具有预取指令的 功能，是一种先进先出（FIFO）的数据结构。 指令执行顺序 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令。 执行转移指令：BIU 清除指令队列中的内容，从新的地址取入指 令，立即送往执行单元，然后再从新单元开始重新填满队列。
8086系统的硬件结构
系统总线BUS
系
地址总线AB
统
数据总线DB
CPU
总
线
控制总线CB
形 成
主存
I/O接口
I/O设备
外设
1
8087 协 处 理 器
8088 微 处 理 器
地址锁存器 数据收发器
8288 总线控制器
8284 时钟发生器
只读存储器 ROM
随机存储器 RAM
8259中断控 制器
地址总线
数据总线
4 个段地址寄存器（CS、DS、ES、SS） 16位指令指针寄存器IP 20位的地址加法器(16D（10H）段地址+偏移地址＝物 理地址) 6字节（8086）或4字节（8088）的指令队列 输入输出控制电路: 处理器与外界总线联系的转接电路。 包括三组总线：20 位地址总线，16 位(8086)或8位（8088）双 向数据总线，一组控制总线。
微处理器
组成：
（1）四个段地址寄存器
CS:16位代码段寄存器；DS:16位数据段寄存器；
ES:16位附加段寄存器；SS:16位堆栈段寄存器。
（2）16位指令指针寄存器IP（PC）。 （3）20位的地址加法器。 （4）六字节的指令队列缓冲器。
说明：
（1）指令队列缓冲器：在执行指令的同时，将取下一 条指令，并放入指令队列缓冲器中。CPU执行完一条指 令后，可以指令下一条指令（流水线技术）,提高CPU 效率。
1、地址/数据总线
AD15-AD0：地址/数据复用引脚，双向，三态。
•（8086/8088）AD15-AD0：16位地址总线A15-A0，输 出访问存储器或I/O的地址信息。 •（8086）AD15-AD0：16位数据总线D15-D0，与存储器 和I/O设备交换数据信息。 •（8088）AD7-AD0：8位数据总线D7-D0，与存储器和 I/O设备交换数据信息。
为什麽需要设计专门的微机总线呢？
2、CPU的主要参数
（10）RESET：复位信号，输入，高电平有效。 RESET信号至少要保持4个时钟周期。复位时：标志寄 存器、IP、DS、SS、ES为0，CS=FFFFH，复位后 CPU从FFFF0H处开始 执行。
（11）ALE：地址锁存允许信号，输出，高电平有效。 用来锁存地址信号A15-A0，分时使用AD15-AD0地址/ 数据总线。
(3)8086存储器的逻辑地址和物理地址
存储器中的每个存储单元都可以用两个形式的地址来 表示： 实际地址（或称物理地址）和逻辑地址。
实际地址：也称物理地址，是用唯一的20位二进制数 所表示的地址，规定了1M字节存储体中某个具体单 元的地址 。 逻辑地址在程序中使用，即段地址：偏移地址 。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
不断增强指令的功能以及设置更复杂的新指令取代原先由
程序段完成的功能，从而实现软件功能的硬化。
RISC（Reduced Instruction Set Computer， 精简指令集计算机）
从而提高指令的执行速度。
通过减少指令种类和简化指令功能来降低硬件设计复杂度，
现代计算机：RISC+CISC
24 / 50
运算器
2017/1/12
模型机指令系统
汇编语言源程序 高级语言源程序 机器语言程序 编译或解释（编译程序） （目标代码）
汇编（汇编程序）
指令是发送到CPU的命令，指示CPU执行一个特定的处理，如 从存储器取数据、对数据进行逻辑运算等。CPU可以处理
的全部指令集合称为指令集(Instruction Set)。指令集结
微处理器系统结构与嵌入式系统设计
第二章 计算机系统的结构组成与工作原理
2.1 计算机系统的基本结构与组成
1. 层次模型 Hiberarchy 2. 结构Architecture、组成Organization与实现Realization
2.2 ቤተ መጻሕፍቲ ባይዱ算机系统的工作原理
1. 冯· 诺依曼计算机架构 2. 模型机：系统结构、指令集、工作流程
底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术
6 / 50 2017/1/12
计算机的体系结构
1946年，美国宾夕法尼亚大学莫尔学院的物理学博士 Mauchley和电气工程师Eckert领导的小组研制成功世界上第一
台数字式电子计算机ENIAC（十进制）。
著名的美籍匈牙利数学家Von Neumann参加了为改进ENIAC 而举行的一系列专家会议，研究了新型计算机的体系结构。 1949年，英国剑桥大学的威尔克斯等人在EDSAC 机上实现 了冯· 诺依曼模式。 直至今天冯· 诺依曼体系结构依然是绝大 多数数字计算机的基础。
(Rs)(Rd)
Lable(PC) If X为真/假，则 Lable (PC) Sub-Lable(PC) 调用子程序 返回主程序
跳转类
条件跳转 过程调用 过程返回
其他
停机
模型机工作原理
计算机的工作本质上就是执行程序的过程。
• 顺序执行:一个具有独立功能的程序独占处理机直 至最终结果。 每条指令执行的基本过程可以分为取指令
21 / 50 2017/1/12
程序的执行过程
AB 地 址 译 码 ③ 地址 1000H 1001H 1002H 1003H
取指令、分析指令、执行指令
内容 B0H 5CH 04H 2EH
内存储器 ④
MOV 5CH, R1 ADD R1, 2EH, R2
读控制
DB
⑤ 数据缓冲器
CPU外 CPU内
地址缓冲器 ① ⑥ 指令寄存器IR
7 / 50 2017/1/12
计算机的组成（1）
功能部件
计算机的组成（2）
总线结构—部 件的互联
9 / 50 2017/1/12
计算机的组成（3）
数据通道 单元 外部 控制 收入 时钟 控制单元
控制信号
数据通道 数据通道 逻辑
操作环境
（数据的源和目标）
数据 传送 装置
有限状态机
状态信号
数据通道 寄存器
操作码, 地址码
内部总线 ⑥ 寄存器组 A ⑥ 暂存器
＋1 ②
程序计数 器PC
指令译码器ID 操作控制器OC
R1(5CH) R1(00) R2(8AH) R2(00)
⑦
ALU
⑧ 标志寄存器FR
22 / 50
2017/1/12
对冯· 诺依曼体系结构的改进
冯· 诺依曼型计算机的本 质特点也造成了其瓶颈： 指令执行的串行性 存储器读取的串行性 • 改进
2017/1/12
体系结构角度的多层结构
硬件向上提供的接口： • 指令系统 • 异常事件 • 端口定义
12 / 50
2017/1/12
组织角度的多层结构
设计指令代码； 产生控制信号； 数据的存储；…
算术、逻辑操作功能部件， 寄存器…
解释指令； 产生控制信号； 管理执行顺序…
2017/1/12
13 / 50
构(ISA，Instruction Set Architecture) 是体系结构的 主要内容之一，对CPU的基本组织会产生非常大的影响。 ISA功能设计实际就是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。操作码指明要完成操作 的性质，如加、减、乘、除、数据传送、移位等；操作数 指明参加上述规定操作的数据或数据所存放的地址。
时钟
控制 机构
数据
时钟
命令 控制 控制单元 控制 （状态机）
输入
数据 存储 装置
数据 处理 装置
数据单元
输出
控制
条件
数据
10 / 50
同步数字系统—数 据的处理、传输与 控制
2017/1/12
计算机的实现
半导体技术
制造技术
封装技术
装配技术
电源技术
冷却技术
……
11 / 50
说
明
算术类
加法 减法 位与
逻辑类
运算类指令只能对寄存器中 的数据或立即数进行直接操 作
位或 位非 存储器或I/O 读
将指定地址的存储单元或I/O 端口的值读入寄存器Rd
传送类 存储器或I/O
写
将寄存器Rs的值写入指定地址 的存储单元或I/O端口
寄存器访问
无条件跳转
MOV
JMP JX/JNX CALL RET HLT
2017/1/12
CISC的特点及设计思想
美国加州大学Berkeley分校的研究结果表明：
① 许多复杂指令很少被使用，“2-8原则”
② 控制器硬件复杂（指令多， 且具有不定长格式和复杂的 数据类型），占用了大量芯 片面积，且容易出错； ③ 指令操作繁杂，速度慢； ④ 指令规整性不好，不利于
采用流水线技术提高性能。
重 置
26 / 50
000 001 010 011
00001 00010 00100 01000 10000
条件 标志
专用的控 制信号
2017/1/12
CISC与RISC的数据流
开始
IR
16 2017/1/12
模型机内存储器
p p
程序和数据（程序 执行时产生的或者 变量、静态数据等） 分段存放
存储器组织由许多字节单元组成，每个单元都有一个唯一的编 号（存储单元地址），保存的信息称为存储单元内容。 访问(读或写)存储单元 ：存储单元地址经地址译码后产生相 应的选通信号，同时在控制信号的作用下读出存储单元内容到 数据缓冲器，或将数据缓冲器中的内容写入选定的单元。
模型机常用汇编指令
指令类型 操作码示例
ADD SUB AND OR NOT LDR STR
操作数示例
Rs1, Rs2, Rd① Rs, Imm②, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs, Rd [MEM], Rd Rs, [MEM] Rs, Rd Imm, Rd Lable Lable Sub-Lable (Rs1)+(Rs2)Rd (Rs)+ImmRd (Rs1)-(Rs2)Rd (Rs)-ImmRd (Rs1)˄(Rs2)Rd (Rs)˄ImmRd (Rs1)˅(Rs2)Rd (Rs)˅ImmRd ！(Rs)Rd [MEM] (Rd) (Rs)[MEM]
第二章 习题
作业：2~6、14、15 思考：1、7~13
2017/1/12
3 / 50
3/32 2017/1/12
第二章结束
计算机系统的层次结构
系统分析层（数学模型、算法）
应用软件 用户程序层（语言编程）
应用语言虚拟机
高级语言虚拟机
汇编语言虚拟机 语言处理层（解释、编译） 系统软件：操作系统、编译器、数据库管理系 操作系统虚拟机 操作系统层 统、 Web浏览器、设备驱动、中断服务程序 机器语言级 指令系统层（机器语言指令） 硬核 级
25 / 50 2017/1/12
RISC的特点及设计思想
RISC机的设计应当遵循以下五个原则：
① ② 指令条数少，格式简单，易于译码； 提供足够的寄存器，只允许load和store指令 访问内存； 内部数 据总线 ③ 指令由硬件直接执行， 指令寄存器 在单个周期内完成； 预解码 地址信息 ④ 充分利用流水线； ⑤ 依赖优化编译器的作用； 状态 标志位 控制逻辑 译码器 ⑥ 寻址方式简单 系统时钟 二进制 计数器 门阵列
13/32 2017/1/12
冯· 诺依曼体系结构
• 硬件组成
五大部分
运算器、存储器、控制器、输入设备、输出设备
以存储器为中心
• •
信息表示：二进制
计算机内部的控制信息和数据信息均采用二进制 表示，并存放在同一个存储器中。
工作原理：存储程序/指令(控制)驱动
编制好的程序(包括指令和数据)预先经由输入设备输入并 保存在存储器中； 计算机开始工作后，在不需要人工干预的情况下由控制器 自动、高速地依次从存储器中取出指令并加以执行。
• 非顺序执行
1. 2. 3. 4.
(fetch)、分析指令(decode)和执行指令 (execute)三个阶段。
转移（jump）：执行条件/无条件转移指令，不返回 过程（procedure）调用：主程序调用子程序后返回断点 中断（interrupt）：外界突发事件处理完后返回断点 异常（ exception）： 程序本身产生的某些例外处理完后重新执行 5. 陷阱(trap) ： 程序本身产生某些例外条件处理完后返回断点
程序段完成的功能，从而实现软件功能的硬化。
RISC（Reduced Instruction Set Computer， 精简指令集计算机）
从而提高指令的执行速度。
通过减少指令种类和简化指令功能来降低硬件设计复杂度，
现代计算机：RISC+CISC
24 / 50
运算器
2017/1/12
模型机指令系统
汇编语言源程序 高级语言源程序 机器语言程序 编译或解释（编译程序） （目标代码）
汇编（汇编程序）
指令是发送到CPU的命令，指示CPU执行一个特定的处理，如 从存储器取数据、对数据进行逻辑运算等。CPU可以处理
的全部指令集合称为指令集(Instruction Set)。指令集结
微处理器系统结构与嵌入式系统设计
第二章 计算机系统的结构组成与工作原理
2.1 计算机系统的基本结构与组成
1. 层次模型 Hiberarchy 2. 结构Architecture、组成Organization与实现Realization
2.2 ቤተ መጻሕፍቲ ባይዱ算机系统的工作原理
1. 冯· 诺依曼计算机架构 2. 模型机：系统结构、指令集、工作流程
底层的器件技术、微组装技术、冷却技术等 如：加法器底层的物理器件类型及微组装技术
6 / 50 2017/1/12
计算机的体系结构
1946年，美国宾夕法尼亚大学莫尔学院的物理学博士 Mauchley和电气工程师Eckert领导的小组研制成功世界上第一
台数字式电子计算机ENIAC（十进制）。
著名的美籍匈牙利数学家Von Neumann参加了为改进ENIAC 而举行的一系列专家会议，研究了新型计算机的体系结构。 1949年，英国剑桥大学的威尔克斯等人在EDSAC 机上实现 了冯· 诺依曼模式。 直至今天冯· 诺依曼体系结构依然是绝大 多数数字计算机的基础。
(Rs)(Rd)
Lable(PC) If X为真/假，则 Lable (PC) Sub-Lable(PC) 调用子程序 返回主程序
跳转类
条件跳转 过程调用 过程返回
其他
停机
模型机工作原理
计算机的工作本质上就是执行程序的过程。
• 顺序执行:一个具有独立功能的程序独占处理机直 至最终结果。 每条指令执行的基本过程可以分为取指令
21 / 50 2017/1/12
程序的执行过程
AB 地 址 译 码 ③ 地址 1000H 1001H 1002H 1003H
取指令、分析指令、执行指令
内容 B0H 5CH 04H 2EH
内存储器 ④
MOV 5CH, R1 ADD R1, 2EH, R2
读控制
DB
⑤ 数据缓冲器
CPU外 CPU内
地址缓冲器 ① ⑥ 指令寄存器IR
7 / 50 2017/1/12
计算机的组成（1）
功能部件
计算机的组成（2）
总线结构—部 件的互联
9 / 50 2017/1/12
计算机的组成（3）
数据通道 单元 外部 控制 收入 时钟 控制单元
控制信号
数据通道 数据通道 逻辑
操作环境
（数据的源和目标）
数据 传送 装置
有限状态机
状态信号
数据通道 寄存器
操作码, 地址码
内部总线 ⑥ 寄存器组 A ⑥ 暂存器
＋1 ②
程序计数 器PC
指令译码器ID 操作控制器OC
R1(5CH) R1(00) R2(8AH) R2(00)
⑦
ALU
⑧ 标志寄存器FR
22 / 50
2017/1/12
对冯· 诺依曼体系结构的改进
冯· 诺依曼型计算机的本 质特点也造成了其瓶颈： 指令执行的串行性 存储器读取的串行性 • 改进
2017/1/12
体系结构角度的多层结构
硬件向上提供的接口： • 指令系统 • 异常事件 • 端口定义
12 / 50
2017/1/12
组织角度的多层结构
设计指令代码； 产生控制信号； 数据的存储；…
算术、逻辑操作功能部件， 寄存器…
解释指令； 产生控制信号； 管理执行顺序…
2017/1/12
13 / 50
构(ISA，Instruction Set Architecture) 是体系结构的 主要内容之一，对CPU的基本组织会产生非常大的影响。 ISA功能设计实际就是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。操作码指明要完成操作 的性质，如加、减、乘、除、数据传送、移位等；操作数 指明参加上述规定操作的数据或数据所存放的地址。
时钟
控制 机构
数据
时钟
命令 控制 控制单元 控制 （状态机）
输入
数据 存储 装置
数据 处理 装置
数据单元
输出
控制
条件
数据
10 / 50
同步数字系统—数 据的处理、传输与 控制
2017/1/12
计算机的实现
半导体技术
制造技术
封装技术
装配技术
电源技术
冷却技术
……
11 / 50
说
明
算术类
加法 减法 位与
逻辑类
运算类指令只能对寄存器中 的数据或立即数进行直接操 作
位或 位非 存储器或I/O 读
将指定地址的存储单元或I/O 端口的值读入寄存器Rd
传送类 存储器或I/O
写
将寄存器Rs的值写入指定地址 的存储单元或I/O端口
寄存器访问
无条件跳转
MOV
JMP JX/JNX CALL RET HLT
2017/1/12
CISC的特点及设计思想
美国加州大学Berkeley分校的研究结果表明：
① 许多复杂指令很少被使用，“2-8原则”
② 控制器硬件复杂（指令多， 且具有不定长格式和复杂的 数据类型），占用了大量芯 片面积，且容易出错； ③ 指令操作繁杂，速度慢； ④ 指令规整性不好，不利于
采用流水线技术提高性能。
重 置
26 / 50
000 001 010 011
00001 00010 00100 01000 10000
条件 标志
专用的控 制信号
2017/1/12
CISC与RISC的数据流
开始
IR
16 2017/1/12
模型机内存储器
p p
程序和数据（程序 执行时产生的或者 变量、静态数据等） 分段存放
存储器组织由许多字节单元组成，每个单元都有一个唯一的编 号（存储单元地址），保存的信息称为存储单元内容。 访问(读或写)存储单元 ：存储单元地址经地址译码后产生相 应的选通信号，同时在控制信号的作用下读出存储单元内容到 数据缓冲器，或将数据缓冲器中的内容写入选定的单元。
模型机常用汇编指令
指令类型 操作码示例
ADD SUB AND OR NOT LDR STR
操作数示例
Rs1, Rs2, Rd① Rs, Imm②, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs1, Rs2, Rd Rs, Imm, Rd Rs, Rd [MEM], Rd Rs, [MEM] Rs, Rd Imm, Rd Lable Lable Sub-Lable (Rs1)+(Rs2)Rd (Rs)+ImmRd (Rs1)-(Rs2)Rd (Rs)-ImmRd (Rs1)˄(Rs2)Rd (Rs)˄ImmRd (Rs1)˅(Rs2)Rd (Rs)˅ImmRd ！(Rs)Rd [MEM] (Rd) (Rs)[MEM]
第二章 习题
作业：2~6、14、15 思考：1、7~13
2017/1/12
3 / 50
3/32 2017/1/12
第二章结束
计算机系统的层次结构
系统分析层（数学模型、算法）
应用软件 用户程序层（语言编程）
应用语言虚拟机
高级语言虚拟机
汇编语言虚拟机 语言处理层（解释、编译） 系统软件：操作系统、编译器、数据库管理系 操作系统虚拟机 操作系统层 统、 Web浏览器、设备驱动、中断服务程序 机器语言级 指令系统层（机器语言指令） 硬核 级
25 / 50 2017/1/12
RISC的特点及设计思想
RISC机的设计应当遵循以下五个原则：
① ② 指令条数少，格式简单，易于译码； 提供足够的寄存器，只允许load和store指令 访问内存； 内部数 据总线 ③ 指令由硬件直接执行， 指令寄存器 在单个周期内完成； 预解码 地址信息 ④ 充分利用流水线； ⑤ 依赖优化编译器的作用； 状态 标志位 控制逻辑 译码器 ⑥ 寻址方式简单 系统时钟 二进制 计数器 门阵列
13/32 2017/1/12
冯· 诺依曼体系结构
• 硬件组成
五大部分
运算器、存储器、控制器、输入设备、输出设备
以存储器为中心
• •
信息表示：二进制
计算机内部的控制信息和数据信息均采用二进制 表示，并存放在同一个存储器中。
工作原理：存储程序/指令(控制)驱动
编制好的程序(包括指令和数据)预先经由输入设备输入并 保存在存储器中； 计算机开始工作后，在不需要人工干预的情况下由控制器 自动、高速地依次从存储器中取出指令并加以执行。
• 非顺序执行
1. 2. 3. 4.
(fetch)、分析指令(decode)和执行指令 (execute)三个阶段。
转移（jump）：执行条件/无条件转移指令，不返回 过程（procedure）调用：主程序调用子程序后返回断点 中断（interrupt）：外界突发事件处理完后返回断点 异常（ exception）： 程序本身产生的某些例外处理完后重新执行 5. 陷阱(trap) ： 程序本身产生某些例外条件处理完后返回断点