DSP课件2-内核

辅助寄存器算术单元（ARAU）

ARAU除可对数据存储器的寻址外，还可用作它用： （1）通过CMPR指令，利用辅助寄存器支持条件转移、 调用和返回； （2）利用辅助寄存器作为暂存单元； （3）利用辅助寄存器进行软件计数。根据需要将其加1 或减1。
240x具有独立的外设总线，外设总线通过系统 模块实现与内部总线的接口，使得挂在该总线上 的片内外设的内部寄存器可以映射到片内数据存 储空间，因此通过访问内部数据存储空间的指令 可以对外设寄存器进行操作。

外设总线
流水线操作


为提高速度，采用流水线结构 取指、指令译码、取操作数、指令执行四个阶 段的操作重叠进行； 流水线操作对用户是不可见的。
LF240x系列DSP控制器概述




LF240x系列DSP控制器包含32位中央处理单元、32 位累加器、16X16位硬件乘法器； 改进的哈佛结构，4级流水线， 6个外部中断，8级硬 件堆栈； 片内存储器：16K字(16位）程序ROM、2.5K字RAM， 其中包含544字的双存取RAM(DARAM)，2K字的单存 取SARAM （视型号而不同） ； 双8路或单16路的10位A/D转换器，转换时间为 375ns（该指标视型号而不同）； 可独立编程的多路复用I/O引脚（视型号而不同） ； 设事件管理器，适用于控制各种类型的电机，用于工业 自动化（2407：两个事件管理器EVA、EVB）


输出数据定标移位器将累加器的32位数据进行复制； 它根据存储指令中指定的位数，将累加器输出的内 容左移0－7位，然后将移位器的高位字或低位字存 到数据存储器中（用SACH或SACL指令）； 在此过程中，累加器的内容保持不变。
输出数据定标移位器
累加器数据左移4位 高位数据存入数据存储器
输出数据定标移位器
LF2407A



片内存储器：32K字程序ROM（FLASH)、2.5K字 RAM，其中包含544字的双存取RAM(DARAM)， 2K字的单存取SARAM ，2.5K的数据/程序可配置 单存取SARAM ； 两个事件管理器EVA、EVB ； 3种低功耗模式； 5个外部中断.
TMS320LF240x系列DSP简介



ARAU完全独立于中央算术逻辑单元， ARAU的运算可以与CALU的运算并行进行。 ARAU主要功能：是在CALU操作的同时执行8个辅助 寄存器AR7-AR0中的算术运算， 利用ARAU中的16位地址可访问数据存储器64K字空 间的任一单元。 AR7-AR0 8个辅助寄存器提供了强大而灵活的间接 寻址能力，
时钟 取指 译码 取操作数 执行 N N-1 N-2 N-3 N+1 N N-1 N-2 N+2 N+1 N N-1 N+3 N+2 N+1 N
CPU功能模块


CPU模块包括： 输入定标移位器（32位） 中央算术逻辑单元（CALU） 乘法器（16X16) 辅助寄存器AR(8个） 辅助寄存器算术单元 状态寄存器 配置寄存器等。 CPU模块的功能结构图

将累加器数值移1位或循环移1位 在左环移或循环左移的过程中，累加器的最高有 效位被送至C位。在右环移或循环右移的过程中， 累加器的最低有效位被送至C位。
与累加器有关的状态位和转移指令
2．溢出方式标志位OVM，ST0的第11位。 OVM位决定ACC如何反映算术运算的溢出。

OVM＝1，ACC运算溢出，累加器被设定为下列两个 特定值之一： •若正溢出，ACC中填最大正数:7FFF FFFFh •若负溢出，ACC中填最大负数:8000 0000h OVM＝0，ACC中的结果正常溢出，累加器对数据溢 出不进行任何处理。



PRDB，程序读总线—用于传送从内部程序空间到CPU 的指令、立即数和表信息； DRDB，数据读总线—传送从内部数据空间到CALU、 ARAU的数据； DWEB，数据写总线—用于传送写到数据存储空间和程 序存储空间的数据。
C2000 DSP 总线结构
240xDSP控制器的内部总线结构

采用并行总线结构，数据的读写可以在不同的总 线上并行进行；
硬件乘法器
将乘积项右移6位，从而允许累加器进行128次连续乘及相加运算而不产生溢出
硬件乘法器

乘积定标移位器Product Shifter： 对乘法运算的结果进行移位操作，其输出送到CALU ， 或者通过SPH、SPL指令送到数据存储器进行保存。 在移位的过程中，PREG的内容一直保持不变，事实上 是将PREG中的数据COPY到乘积移位器，并在那里进 行移位。

当CALU中的运算完成后，其结果就被送至累加器， 并在累加器中执行单一的移位或循环操作。
累加器的高位和低位字中的任意一个可以被送至 输出数据定标移位器，在此定标移位后，再保存 于数据存储器。

与累加器有关的状态位和转移指令
1．进位标志位C，ST1的第9位 下述情况之一将影响进位标志 位C。 加到累加器或从累加器减 C=0：减结果产生借位时或加结果未产生进位时。 C=1：加结果产生进位时或减结果未产生借位时。

与累加器有关的状态位和转移指令
3.溢出标志位OV，ST0的第12位。 OV反映ACC算术运算有没有产生溢出。

OV＝0，ACC运算没有产生溢出； OV＝1，ACC运算产生溢出。 在240XDSP的指令系统中，大量条件转移指 令的实现取决于C、OV、TC的状态和累加器的值。
输出数据定标移位器
中央算术逻辑单元


经过输出数据定标移位器，累加器的高、低16位字可 分别被移位或存入数据寄存器。 CALU的溢出饱和方式可以由状态寄存器ST0的溢出模 式（OVM）位来使能或禁止。 根据CALU和累加器的状态，CALU可执行各种分支指 令。这些指令可以根据这些状态位有意义的结合，
累加器（ACC)
辅助寄存器算单元（ARAU）
间接寻址方式灵活而功能强大，不仅能够在单条指令 中从（或往）存储器读（或写）一个16位操作数，而 且还能读两个独立的数据存储单元、读或写两个顺序 的数据存储单元、或者读一个数据单元的同时写一个 数据单元。

辅助寄存器算术 单元（ARAU）
辅助寄存器算术单元（ARAU）
输入定标移位器
例：
输入定标移位器
左移的位数： 由用户程序指令字 中指定的移位个 数或临时寄存器 TREG最低4位的 值决定。
输入定标移位器
硬件乘法器




乘法是数字信号处理中使用频率最高的运算，硬件乘法 器是DSP的特色之一。 16×16位的硬件乘法器，单个机器周期内产生一个32位 的有符号或无符号乘积。 除了执行无符号乘法指令（MPYU）外，所有的乘法指 令均执行有符号的乘法操作，即相乘的两个数都作为二 进制的补码数，而运算结果为一32位的二进制的补码数。 乘法器接收的两个乘数，一个来自16位的临时寄存器 （TREG），另一个通过数据读总线（DRDB）取自数据 存储器，或通过程序读总线（PRDB）取自程序存储器。
中央算术逻辑单元



一旦操作在CALU中被执行，运算结果会被传送到 累加器中，在累加器中再实现如移位等附加操作。 CALU有两个输入，一个由累加器提供，另一个由 乘积寄存器（PREG）或数据定标移位器的输出提 供。当CALU执行完一次操作后将结果送至32位累 加器，由累加器对其结果进行移位。 累加器的输出送到32位输出数据定标移位器。
LF240x系列DSP控制器概述



2个16位通用定时器； 8个16位PWM通道； 对外部事件进行定时捕捉的3个捕捉单元，其中2个还 可直接与光电编码器相连接的能力； 防止击穿故障的可编程PWM死区控制； 串行通信接口SCI模块； 串行外设接口SPI模块； 看门狗定时器（WD)； 带锁相环PLL的时钟模块； CAN 2.0B模块，即控制器局域网模块； 静态CMOS工艺，4种低功耗模式。
2407 DSP 内部 结构功能 框图
CPU结构
输入定标移位器


输入定标移位器将来自程序/数据存储器的16 位数据调整（左移）为32位数据，送到中央算 术逻辑单元（CALU)； 输入定标移位器的16位输入与数据总线或程序 总线相连，32位输出与CALU单元相连。
输入定标移位器


输入定标移位器在算术定标及逻辑操作设置时非常有用。 输入定标移位器对输入数据进行0-15位左移。 左移时，输出的最低有效位（LSB）为0， 最高有效位（MSB）根据状态寄存器ST1的SXM位（第 十位，符号扩展方式）的值来决定是否进行符号扩展。 当SXMห้องสมุดไป่ตู้1时，则高位进行符号扩展； 当SXM＝0时，则高位填0。 移位的次数由包含在指令中的常量或临时寄存器 （TREG）中的最低4位的值来指定。
累加器数据左移6位 低位数据存入数据存储器
辅助寄存器算单元（ARAU）



CPU内核中有一个独立的辅助寄存器算术单元 （ARAU）； ARAU的作用是在8个辅助寄存器AR7-AR0上执行以 寻址为目的的无符号16位运算； 辅助寄存器AR7-AR0存放16位地址，提高的间接寻址 功能，实现对64K数据存储空间的访问；
提高性能的主要措施



改进的哈佛结构总线； 四级流水线结构； 硬件乘法器； 特殊的指令结构； 片上外设结构； 灵活的寻址方式 深亚微米CMOS工艺等
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 Harvard-type Architecure Advanced Harvard-type Architecure
控制命令