MSP430F2121IRGE中文资料

合集下载

MSP430_单片机_资料

MSP430_单片机_资料MSP430_单片机_资料Ulrt-lao wowep drsien wigthTexas nsItumertn s超功低微耗控制器超低功耗控微器制SM4P0Augus3t 0 0/1MSP430_单片机_资料ltUra-lwo pwored signe withMSP340发展历程性能Flsh aFalhs1.-836. VL CDD riev r. 1….-3.6 8V Bsica lCoc Tiker_A meNwROM/OPT.525 -VL DC DrvireFL TiLmrePor/ tBasc Tiierm8- bi tT/ C33xxCD120L Tmeri_ ASAUTR MPFY14xTiermB _DAC2 21US RT MPAYC mo_Ap4F4NewxF13Tixmr_Be DCA1 2UASTRC op_AmF42x3x2xCDL48 ADC41X1xUSART24F1x3x1xLCD921x1x1Cop_AF40xm***-*****20XX年20XX年0202Agustu0 0 /2UlMSP430_单片机_资料ratl-wop wor eedisgn itwhSM4P3:全新的0微制控R器N THE *****NH ,NT TOH EMIEL. ITs’ lFah MsS430 MPU redCuces pwoer cnsuompton driatiscally s, youo rabtteire surn lnogr.eMS430P的效极能.高/IO和PC U运是行用能同的不时钟PC 功U 的耗关通过开状寄态器存控的位实现制MSP430 的耗功极低. 行执时为601A u@ .81 V(Fasl)h 备用时为0.1u A(Fl sh)a MPS403极地延长大电了池寿命电SM4P0 有3业级工16 itb RISCM CU. -40 8-5 C M SP34 0编程方便，发开工具廉价DA MED1M,EMM ;2EMM=2*****+E2hTeMSP 304 runswith aatcwhcr staylat p tou4MH zitenrnalclck!ouAugst 00 /3MSP430_单片机_资料lUra-ltw powero dsiegnw ith*****Fxx :LASH F列特性系New灵活样多外的围模块RUNTH ***** N,O ONT HTEM IL.ET ’Is lash*****MCU red cuesp wore conumptions drsticaaly, so ylou rabtetiesrrun l ongre. 12b-t iAD /8( +4 通道, 转换1 0s) 61-ib timTe_r wAthi C3C /寄器存1-6bt iTime_B wirth 7/C C存器寄1 2 个-SURA接口T 件硬法器乘模拟号信比较器基本时模钟块- 由可程内部电阻控编频制率-由单一部电外控制阻率频-2 3kHz 振产晶生低频- 高晶振频产高生频可选择外部-时钟源超低功耗1.8V . ..3 6.V 供电电压范2围00 A@ 1MH,z 2.2V,活动模式0.7 A 备用模式0. 1A 保持R AM 据数 6 s备从模式唤醒用强大C的U 内P核16Bit R-IC S构结251n 指令s期周@ MHz8Auugs t00/4UMSP430_单片机_资料lrt-alw oopewr edign swtihSP4M0 系3列注1 - :可C由mopaatorrA_实现2 -可由Ti mr/Poert实现3 -有562 FLASBH 和oot BRM O 4 I-punt/utpuOt+ Otpuu外t模围块: TIMRSE: WT Db8tiT B1T _A T_BT- aWchtdgo 定时器- 8位定器时/计器数-Baic siTemr 1- Tmie_r A(x )捕/捉比较寄存器T-ime_r (Bx 捕)捉比/较寄存器URAT 件实软，或现用通同步异/接口步数MPY硬乘法器I/O件数字I/O ,O及tuputAgusut 00/ 5MSP430_单片机_资料Ulrt-aowlp wore dsegin witMhSP403F LSAH 列系NweFie vnew lFas hcofinurgtiaon avsilaable now!号型LASH 1 FB 4 KB 8 KB 1K6KB 32 B K8 K4 B60KBA/ DlSpeo loSe p2-b1t 12i-itb 12-bti1 2b-it12 bit-Tmire sA3A3 A 3 +B 33 A +3 A3B +B7 A + B3 A7 +3B 7SUART 1 12 2M2P Yvv v/IO 4 114 8 448 8 4484 8FALH 型S超低功耗Falsh 内核10,000 次写/0周期擦程存储器序段：51分2 信B存储息分器：128B段可以分擦段除或整擦除体编和擦程除电由压内产生部有代读出码护保*****101 *****1F211MS P34F031 M3FS*****FMSP 40F317 4SPM*****F *****F94Augst 00 u/6MSP430_单片机_资料低功耗的超现实：速起动和快电省模式其他MCUIUltarlo- powewrd esig nithw* / 4b8tiC UP* 电流耗大消* 唤醒慢Ic c /A45 400 ***-*****IvAgr300 5022 00tVc c=3 V1 se ccylcetime**********ctAvei odMe PML0*****LLPMIAvrg3 t例L:P3, M备模式用(*****C1) 3276xHz 振8荡活动器基。

MSP430F2XX中文手册(加了标签) 9. 定时器 B

MSP430F2系列16位超低功耗单片机模块原理第9章定时器B Timer B版本: 1.4日期: 2007.4.原文: TI MSP430x2xxfamily.pdf翻译: 李璘中国计量学院编辑: DC 微控技术论坛版主注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。

由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。

详情请密切留意微控技术论坛。

Page 1 of 22定时器B（Timer_B，以后简写为TB）是一个16位的定时/计数器，并复合了捕获/比较寄存器。

Timer_B3（拥有3个捕获比较器）只存在于MSP430x2xx中。

章节9.1 Timer_B 介绍. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-29.2 Timer_B 操作方法. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-49.3 Timer_B 寄存器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-199.1 Timer_B 介绍TB是一个16位的定时/计数器，拥有3个或7个捕获/比较寄存器。

TB可以支持捕获/比较功能、PWM输出和定时器功能。

TB还有扩展中断的功能，中断可以由定时器溢出产生或捕获比较寄存器产生。

TB的特性如下：l4种操作模式的异步16位定时/计数器l可选择配置的时钟源l3个或7个可配置的捕获/比较器l可配置的PWM输出l加载时同步的双缓冲比较锁存l对所有TB中断快速响应的中断向量寄存器9.1.1 和定时器A的相同点和不同点定时器B和定时器A的不同点如下：l定时器B的长度是可编程的，可编程为8，10，12，16位l定时器B TBCCRx寄存器是双缓冲的，并可以编组l所有定时器B的输出可以为高阻抗状态l SCCI位功能在定时器B中不存在TB的结构图见图9−1.图9−1.TB结构图Page 2 of 22Page 3 of 229.2 Timer_B 的操作方法TB 模块由用户软件来配置，TB 的配置将在下面的章节讨论。

MSP430资料

D Wake-Up From Standby Mode in 6 µs D 16-Bit RISC Architecture,125-ns Instruction Cycle Time D 12-Bit A/D Converter With InternalReference, Sample-and-Hold and Autoscan FeatureD 16-Bit Timer_B With SevenCapture/Compare-With-Shadow Registers D 16-Bit Timer_A With Three Capture/Compare Registers D On-Chip ComparatorDSerial Onboard Programming,No External Programming Voltage Needed Programmable Code Protection by Security FuseDevicesDFamily Members Include:– MSP430F133:8KB+256B Flash Memory,256B RAM– MSP430F135:16KB+256B Flash Memory,512B RAM– MSP430F147:32KB+256B Flash Memory,1KB RAM– MSP430F148:48KB+256B Flash Memory,2KB RAM– MSP430F149:60KB+256B Flash Memory,2KB RAMD Available in 64-Pin Quad Flat Pack (QFP)DFor Complete Module Descriptions, See the MSP430x1xx Family User’s Guide ,Literature Number SLAU049descriptionThe Texas Instruments MSP430 family of ultralow-power microcontrollers consist of several devices featuring different sets of peripherals targeted for various applications. The architecture, combined with five low power modes is optimized to achieve extended battery life in portable measurement applications. The device features a powerful 16-bit RISC CPU, 16-bit registers, and constant generators that attribute to maximum code efficiency.The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less than 6µs.The MSP430x13x and the MSP430x14x series are microcontroller configurations with two built-in 16-bit timers,a fast 12-bit A/D converter, one or two universal serial synchronous/asynchronous communication interfaces (USART), and 48 I/O pins.Typical applications include sensor systems that capture analog signals, convert them to digital values, and process and transmit the data to a host system. The timers make the configurations ideal for industrial control applications such as ripple counters, digital motor control, EE-meters, hand-held meters, etc. The hardware multiplier enhances the performance and offers a broad code and hardware-compatible family solution.Copyright 2000 – 2003, Texas Instruments IncorporatedPRODUCTION DATA information is current as of publication date.Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.pin designation, MSP430F133, MSP430F135171819P5.4/MCLK P5.3P5.2P5.1P5.0P4.7/TBCLK P4.6P4.5P4.4P4.3P4.2/TB2P4.1/TB1P4.0/TB0P3.7P3.6P3.5/URXD0484746454443424140393837363534332012345678910111213141516DV CC P6.3/A3P6.4/A4P6.5/A5P6.6/A6P6.7/A7V REF+XINXOUT/TCLKVe REF+V REF –/Ve REF –P1.0/TACLK P1.1/TA0P1.2/TA1P1.3/TA2P1.4/SMCLK21222324P 5.6/A C L K T D O /T D I 63626160596458A V P 6.2/A 2P 6.1/A 1P 6.0/A 0R S T /N M I T C K T M S P 2.6/A D C 12C L K P 2.7/T A 0P 3.0/S T E 0P 3.1/S I M O 0P 1.7/T A 2P 2.1/T A I N C L K P 2.2/C A O U T /T A 0P 2.3/C A 0/T A 1P 2.4/C A 1/T A 2P 2.5/R o s c 5655545725262728295352P 1.5/T A 0X T 2I N X T 2O U T 515049303132P 3.2/S O M I 0P 3.3/U C L K 0P 3.4/U T X D 0P 5.7/T B o u t HT D I P 5.5/S M C L KA V D V PM PACKAGE (TOP VIEW)P 1.6/T A 1P 2.0/A C L K C CS SS Spin designation, MSP430F147, MSP430F148, MSP430F149171819P5.4/MCLK P5.3/UCLK1P5.2/SOMI1P5.1/SIMO1P5.0/STE1P4.7/TBCLK P4.6/TB6P4.5/TB5P4.4/TB4P4.3/TB3P4.2/TB2P4.1/TB1P4.0/TB0P3.7/URXD1P3.6/UTXD1P3.5/URXD0484746454443424140393837363534332012345678910111213141516DV CC P6.3/A3P6.4/A4P6.5/A5P6.6/A6P6.7/A7V REF+XINXOUT/TCLKVe REF+V REF –/Ve REF –P1.0/TACLK P1.1/TA0P1.2/TA1P1.3/TA2P1.4/SMCLK21222324P 5.6/A C L K T D O /T D I 63626160596458A V P 6.2/A 2P 6.1/A 1P 6.0/A 0R S T /N M I T C K T M S P 2.6/A D C 12C L K P 2.7/T A 0P 3.0/S T E 0P 3.1/S I M O 0P 1.7/T A 2P 2.1/T A I N C L K P 2.2/C A O U T /T A 0P 2.3/C A 0/T A 1P 2.4/C A 1/T A 2P 2.5/R o s c 5655545725262728295352P 1.5/T A 0X T 2I N X T 2O U T 515049303132P 3.2/S O M I 0P 3.3/U C L K 0P 3.4/U T X D 0P 5.7/T B o u t HT D I P 5.5/S M C L KA V D V PM PACKAGE (TOP VIEW)P 1.6/T A 1P 2.0/A C L K C CS SS Sfunctional block diagrams MSP430x13xRoscXT2INXT2OUTTMSTCKTDITDO/TDIMSP430x14xRoscXT2INXT2OUTTMSTCKTDITDO/TDITerminal FunctionsTerminal Functions (Continued)General-Purpose Register Program Counter Stack Pointer Status Register Constant Generator General-Purpose Register General-Purpose Register General-Purpose Register PC/R0SP/R1SR/CG1/R2CG2/R3R4R5R12R13General-Purpose Register General-Purpose Register R6R7General-Purpose Register General-Purpose Register R8R9General-Purpose Register General-Purpose Register R10R11General-Purpose Register General-Purpose RegisterR14R15short-form descriptionCPUThe MSP430 CPU has a 16-bit RISC architecture that is highly transparent to the application. All operations, other than program-flow instructions,are performed as register operations in conjunc-tion with seven addressing modes for source operand and four addressing modes for destina-tion operand.The CPU is integrated with 16 registers that provide reduced instruction execution time. The register-to-register operation execution time is one cycle of the CPU clock.Four of the registers, R0 to R3, are dedicated as program counter, stack pointer, status register,and constant generator respectively. The remain-ing registers are general-purpose registers.Peripherals are connected to the CPU using data,address, and control buses, and can be handled with all instructions.instruction setThe instruction set consists of 51 instructions with three formats and seven address modes. Each instruction can operate on word and byte data.Table 1 shows examples of the three types of instruction formats; the address modes are listed in Table 2.Table 1. Instruction Word FormatsTable 2. Address Mode Descriptionsoperating modesThe MSP430 has one active mode and five software selectable low-power modes of operation. An interrupt event can wake up the device from any of the five low-power modes, service the request and restore back to the low-power mode on return from the interrupt program.The following six operating modes can be configured by software:D Active mode AM;–All clocks are activeD Low-power mode 0 (LPM0);–CPU is disabledACLK and SMCLK remain active. MCLK is disabledD Low-power mode 1 (LPM1);–CPU is disabledACLK and SMCLK remain active. MCLK is disabledDCO’s dc-generator is disabled if DCO not used in active modeD Low-power mode 2 (LPM2);–CPU is disabledMCLK and SMCLK are disabledDCO’s dc-generator remains enabledACLK remains activeD Low-power mode 3 (LPM3);–CPU is disabledMCLK and SMCLK are disabledDCO’s dc-generator is disabledACLK remains activeD Low-power mode 4 (LPM4);–CPU is disabledACLK is disabledMCLK and SMCLK are disabledDCO’s dc-generator is disabledCrystal oscillator is stoppedinterrupt vector addressesThe interrupt vectors and the power-up starting address are located in the address range 0FFFFh – 0FFE0h.The vector contains the 16-bit address of the appropriate interrupt-handler instruction sequence.2.Interrupt flags are located in the module.3.Nonmaskable: neither the individual nor the general interrupt-enable bit will disable an interrupt event.4.(Non)maskable: the individual interrupt-enable bit can disable an interrupt event, but the general-interrupt enable can not disableit.5.Timer_B7 in MSP430x14x family has 7 CCRs; Timer_B3 in MSP430x13x family has 3 CCRs. In Timer_B3 there are only interruptflags TBCCR0, 1, and 2 CCIFGs and the interrupt-enable bits TBCCTL0, 1, and 2 CCIEs.special function registersMost interrupt and module-enable bits are collected in the lowest address space. Special-function register bits not allocated to a functional purpose are not physically present in the device. This arrangement provides simple software access.interrupt enable 1 and 2Address 0hWDTIE:Watchdog-timer interrupt enable. Inactive if watchdog mode is selected. Active if watchdog timer is configured in interval timer mode.OFIE:Oscillator-fault-interrupt enable NMIIE:Nonmaskable-interrupt enable ACCVIE:Flash access violation interrupt enableURXIE0:USART0, UART, and SPI receive-interrupt enable UTXIE0:USART0, UART, and SPI transmit-interrupt enablerw-0rw-0Address 01hURXIE1:USART1, UART, and SPI receive-interrupt enable UTXIE1:USART1, UART, and SPI transmit-interrupt enableinterrupt flag register 1 and 2Address 02hWDTIFG:Set on watchdog timer overflow (in watchdog mode) or security key violation. Reset on V CC OFIFG:Flag set on oscillator fault NMIIFG:Set via RST/NMI pinURXIFG0:USART0, UART, and SPI receive flag UTXIFG0:USART0, UART, and SPI transmit flagrw-1rw-0Address 03hURXIFG1:USART1, UART, and SPI receive flag UTXIFG1:USART1, UART, and SPI transmit flagmodule enable registers 1 and 2rw-0rw-0Address 04hURXE0:USART0, UART receive enable UTXE0:USART0, UART transmit enableUSPIE0:USART0, SPI (synchronous peripheral interface) transmit and receive enablerw-0rw-0Address 05hURXE1:USART1, UART receive enable UTXE1:USART1, UART transmit enableUSPIE1:USART1, SPI (synchronous peripheral interface) transmit and receive enableLegend: rw:Bit Can Be Read and WrittenBit Can Be Read and Written. It Is Reset by PUC.SFR Bit Not Present in Devicememory organizationbootstrap loader (BSL)The MSP430 bootstrap loader (BSL) enables users to program the flash memory or RAM using a UART serial interface. Access to the MSP430 memory via the BSL is protected by user-defined password. For complete description of the features of the BSL and its implementation, see the Application report Features of the MSP430Bootstrap Loader , Literature Number SLAA089.flash memoryThe flash memory can be programmed via the JTAG port, the bootstrap loader, or in-system by the CPU. The CPU can perform single-byte and single-word writes to the flash memory. Features of the flash memory include:D Flash memory has n segments of main memory and two segments of information memory (A and B) of 128bytes each. Each segment in main memory is 512 bytes in size.D Segments 0 to n may be erased in one step, or each segment may be individually erased.D Segments A and B can be erased individually, or as a group with segments 0–n.Segments A and B are also called information memory.D New devices may have some bytes programmed in the information memory (needed for test duringmanufacturing). The user should perform an erase of the information memory prior to the first use.Main MemoryInformation Memory8 kB 0FFFFh 0FE00h 0FDFFh 0FC00h 0FBFFh 0FA00h 0F9FFh16 kB 0FFFFh 0FE00h 0FDFFh 0FC00h 0FBFFh 0FA00h 0F9FFh32 kB 0FFFFh 0FE00h 0FDFFh 0FC00h 0FBFFh 0FA00h 0F9FFh48 kB 0FFFFh 0FE00h 0FDFFh 0FC00h 0FBFFh 0FA00h 0F9FFh60 kB 0FFFFh 0FE00h 0FDFFh 0FC00h 0FBFFh 0FA00h 0F9FFh0E400h 0E3FFh 0E200h 0E1FFh 0E000h 010FFh 01080h 0107Fh 01000h0C400h 0C3FFh 0C200h 0C1FFh 0C000h 010FFh 01080h 0107Fh 01000h08400h 083FFh 08200h 081FFh 08000h 010FFh 01080h 0107Fh 01000h04400h 043FFh 04200h 041FFh 04000h 010FFh 01080h 0107Fh 01000h01400h 013FFh01200h 011FFh01100h 010FFh01080h 0107Fh01000hperipheralsPeripherals are connected to the CPU through data, address, and control busses and can be handled using all instructions.digital I/OThere are six 8-bit I/O ports implemented—ports P1 through P6:D All individual I/O bits are independently programmable.D Any combination of input, output, and interrupt conditions is possible.D Edge-selectable interrupt input capability for all the eight bits of ports P1 and P2.D Read/write access to port-control registers is supported by all instructions.oscillator and system clockThe clock system in the MSP430x13x and MSP43x14x family of devices is supported by the basic clock module that includes support for a 32768-Hz watch crystal oscillator, an internal digitally-controlled oscillator (DCO) anda high frequency crystal oscillator. The basic clock module is designed to meet the requirements of both lowsystem cost and low-power consumption. The internal DCO provides a fast turn-on clock source and stabilizes in less than 6 µs. The basic clock module provides the following clock signals:D Auxiliary clock (ACLK), sourced from a 32768-Hz watch crystal or a high frequency crystal.D Main clock (MCLK), the system clock used by the CPU.D Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.watchdog timerThe primary function of the watchdog timer (WDT) module is to perform a controlled system restart after a software problem occurs. If the selected time interval expires, a system reset is generated. If the watchdog function is not needed in an application, the module can be configured as an interval timer and can generate interrupts at selected time intervals.multiplication (MSP430x14x Only)The multiplication operation is supported by a dedicated peripheral module. The module performs 1616, 168, 816, and 88 bit operations. The module is capable of supporting signed and unsigned multiplication as well as signed and unsigned multiply and accumulate operations. The result of an operation can be accessed immediately after the operands have been loaded into the peripheral registers. No additional clock cycles are required.USART0The MSP430x13x and the MSP430x14x have one hardware universal synchronous/asynchronous receive transmit (USART0) peripheral module that is used for serial data communication. The USART supports synchronous SPI (3 or 4 pin) and asynchronous UART communication protocols, using double-buffered transmit and receive channels.USART1 (MSP430x14x Only)The MSP430x14x has a second hardware universal synchronous/asynchronous receive transmit (USART1) peripheral module that is used for serial data communication. The USART supports synchronous SPI (3 or 4 pin) and asynchronous UART communication protocols, using double-buffered transmit and receive channels.Operation of USART1 is identical to USART0.timer_A3Timer_A3 is a 16-bit timer/counter with three capture/compare registers. Timer_A3 can support multiple capture/compares, PWM outputs, and interval timing. Timer_A3 also has extensive interrupt capabilities.Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare registers.timer_B7 (MSP430x14x Only)Timer_B7 is a 16-bit timer/counter with seven capture/compare registers. Timer_B7 can support multiple capture/compares, PWM outputs, and interval timing. Timer_B7 also has extensive interrupt capabilities.Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare registers.timer_B3 (MSP430x13x Only)Timer_B3 is a 16-bit timer/counter with three capture/compare registers. Timer_B3 can support multiple capture/compares, PWM outputs, and interval timing. Timer_B3 also has extensive interrupt capabilities.Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare registers.comparator_AThe primary function of the comparator_A module is to support precision slope analog–to–digital conversions, battery–voltage supervision, and monitoring of external analog signals.ADC12The ADC12 module supports fast, 12-bit analog-to-digital conversions. The module implements a 12-bit SAR core, sample select control, reference generator and a 16 word conversion-and-control buffer. The conversion-and-control buffer allows up to 16 independent ADC samples to be converted and stored without any CPU intervention.peripheral file mapperipheral file map (continued)peripheral file map (continued)peripheral file map (continued)absolute maximum ratings over operating free-air temperature (unless otherwise noted)†. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Voltage applied at V CC to V SS–0.3 V to + 4.1 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Voltage applied to any pin (referenced to V SS) –0.3 V to V CC+0.3 V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Diode current at any device terminal . ±2 mA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Storage temperature (unprogrammed device) –55°C to 150°C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .Storage temperature (programmed device) –40°C to 85°C †Stresses beyond those listed under “absolute maximum ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under “recommended operating conditions” is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.NOTE:All voltages referenced to V SS.recommended operating conditionsNOTES: 1.In LF mode, the LFXT1 oscillator requires a watch crystal and the LFXT1 oscillator requires a 5.1-M Ω resistor from XOUT to V SS when V CC <2.5 V. In XT1 mode, the LFXT1. and XT2 oscillators accept a ceramic resonator or a 4-MHz crystal frequency at V CC ≥ 2.2 V. In XT1 mode, the LFXT1 and XT2 oscillators accept a ceramic resonator or an 8-MHz crystal frequency at V CC ≥ 2.8V.2.In LF mode, the LFXT1 oscillator requires a watch crystal. In XT1 mode, FXT1 accepts a ceramic resonator or a crystal.3.The cumulative program time must not be exceeded during a block-write operation. This parameter is only relevant if segment write option is used.4.The mass erase duration generated by the flash timing generator is at least 11.1 ms. The cummulative mass erase time needed is 200 ms. This can be achieved by repeating the mass erase operation until the cumulative mass erase time is met (a minimum of 19 cycles may be required).f (MHz)8.0 MHzSupply Voltage – V’F13x/’F14x,Figure 1. Frequency vs Supply Voltage, MSP430F13x or MSP430F14xelectrical characteristics over recommended operating free-air temperature (unless otherwise noted)+ DV excluding external currentsupply current into AVCC2.Timer_B is clocked by f(ACLK) = 32,768 Hz. All inputs are tied to 0 V or to V CC. Outputs do not source or sink any current. The currentconsumption in LPM2 and LPM3 are measured with ACLK selected.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)Current consumption of active mode versus system frequency, F-versionI(AM) = I(AM) [1 MHz]× f(System) [MHz]Current consumption of active mode versus supply voltage, F-versionI(AM) = I(AM)[3V]+ 175 µA/V × (V CC– 3 V)SCHMITT-trigger inputs – Ports P1, P2, P3, P4, P5, and P6standard inputs – RST/NMI; JTAG: TCK, TMS, TDI, TDO/TDIOH(max)OL(max),specified voltage drop.2.The maximum total current, I OH(max) and I OL(max), for all outputs combined, should not exceed ±24 mA to satisfy the maximumspecified voltage drop.outputs – Ports P1, P2, P3, P4, P5, and P6 (continued)Figure 2V OL – Low-Level Output Voltage – V 02468101214160.00.5 1.0 1.5 2.0 2.5TYPICAL LOW-LEVEL OUTPUT CURRENTvsLOW-LEVEL OUTPUT VOLTAGEO L I – L o w -L e v e l O u t p u t C u r r e n t – m AFigure 3V OL – Low-Level Output Voltage – V05101520250.00.5 1.0 1.5 2.0 2.5 3.03.5TYPICAL LOW-LEVEL OUTPUT CURRENTvsLOW-LEVEL OUTPUT VOLTAGEO L I – L o w -L e v e l O u t p u t C u r r e n t – m AFigure 4V OH – High-Level Output Voltage – V–14–12–10–8–6–4–200.00.51.01.52.02.5TYPICAL HIGH-LEVEL OUTPUT CURRENTvsHIGH-LEVEL OUTPUT VOLTAGEO H I – H i g h -L e v e l O u t p u t C u r r e n t – m AFigure 5V OH – High-Level Output Voltage – V–30–25–20–15–10–50.00.5 1.0 1.5 2.0 2.5 3.03.5TYPICAL HIGH-LEVEL OUTPUT CURRENTvsHIGH-LEVEL OUTPUT VOLTAGEO H I – H i g h -L e v e l O u t p u t C u r r e n t – m Aelectrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)output frequencyfrequencies can be different.(int)trigger signals shorter than t(int). Both the cycle and timing specifications must be met to ensure the flag is set. t(int) is measured in MCLK cycles.2.The external capture signal triggers the capture event every time the minimum t(cap) cycle and time parameters are met. A capturemay be triggered with capture signals even shorter than t(cap). Both the cycle and timing specifications must be met to ensure a correct capture of the 16-bit timer value and to ensure the flag is set.3.Seven capture/compare registers in ’x14x and three capture/compare registers in ’x13x.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)leakage current (see Note 1)SS CC 2.The port pin must be selected as input and there must be no optional pullup or pulldown resistor.should take place during this supply voltage condition.lkg(Px.x)2.The input offset voltage can be cancelled by using the CAEX bit to invert the Comparator_A inputs on successive measurements.The two successive measurements are then summed together.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)T A – Free-Air Temperature – °C 400450500550600650–45–25–51535557595Figure 6. V (RefVT) vs Temperature, V CC = 3 VV (R E F V T )– R e f e r e n c e V o l t s –m VFigure 7. V (RefVT) vs Temperature, V CC = 2.2 VT A – Free-Air Temperature – °C400450500550600650–45–25–51535557595V (R E F V T )– R e f e r e n c e V o l t s –m VV+τ ≈ 2.0 µsTo Internal ModulesSet CAIFG FlagCAOUT V –Figure 8. Block Diagram of Comparator_A ModuleV Figure 9. Overdrive Definitionelectrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)PORVVVFigure 10. Power-On Reset (POR) vs Supply Voltage1.20.800.20.40.60.811.21.41.61.82–40–2020406080T A – Temperature – °CV P O R – VFigure 11. V POR vs Temperatureelectrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)DCO (see Note 1)(System)2.This parameter is not production tested.f DCO_0f DCO_7–F r e q u e n c y V a r i a n c eFigure 12. DCO Characteristicselectrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)main DCO characteristicsD Individual devices have a minimum and maximum operation frequency. The specified parameters forf DCOx0 to f DCOx7 are valid for all devices.D All ranges selected by Rsel(n) overlap with Rsel(n+1): Rsel0 overlaps with Rsel1, ... Rsel6 overlaps withRsel7.D DCO control bits DCO0, DCO1, and DCO2 have a step size as defined by parameter S DCO.D Modulation control bits MOD0 to MOD4 select how often f DCO+1 is used within the period of 32 DCOCLKcycles. The frequency f(DCO) is used for the remaining cycles. The frequency is an average equal to f(DCO) × (2MOD/32 ).(t) URXS flip-flop is set. The URXS flip-flop is set with negative pulses meeting the minimum-timing condition of t(t). The operating conditions to set the flag must be met independently from this timing constraint. The deglitch circuitry is active only on negative transitions on the URXD0/1 line.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)12-bit ADC, power supply and input range conditions (see Note 1)‡Not production tested, limits verified by designNOTES: 1.The leakage current is defined in the leakage current table with P6.x/Ax parameter.2.The accuracy limits the minimum positive external reference voltage. Lower reference voltage levels may be applied with reducedaccuracy requirements.3.The accuracy limits the maximum negative external reference voltage. Higher reference voltage levels may be applied with reducedaccuracy requirements.4.The accuracy limits minimum external differential reference voltage. Lower differential reference voltage levels may be applied withreduced accuracy requirements.5.The analog input voltage range must be within the selected reference voltage range V R+ to V R– for valid conversion results.6.The internal reference supply current is not included in current consumption parameter I ADC12.7.The internal reference current is supplied via terminal AV CC. Consumption is independent of the ADC12ON control bit, unless aconversion is active. The REFON bit enables to settle the built-in reference before starting an A/D conversion.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)12-bit ADC, built-in reference (see Note 1)‡Not production tested, limits verified by designNOTES: 1.The voltage source on V eREF+ and V REF–/V eREF–) needs to have low dynamic impedance for 12-bit accuracy to allow the charge to settle for this accuracy.2.The external reference is used during conversion to charge and discharge the capacitance array. The dynamic impedance shouldfollow the recommendations on analog-source impedance to allow the charge to settle for 12-bit accuracy.3.The internal buffer operational amplifier and the accuracy specifications require an external capacitor.4.The input capacitance is also the dynamic load for an external reference during conversion. The dynamic impedance of the referencesupply should follow the recommendations on analog-source impedance to allow the charge to settle for 12-bit accuracy. All INL and D NL t ests u ses t wo c apacitors b etween p ins V REF+a nd A V SS a nd V REF–/V eREF–a nd A V SS: 10 µF t antalum a nd 100nF c eramic.electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)12-bit ADC, timing parameters‡Not production tested, limits verified by designNOTES: 1.The condition is that the error in a conversion started after t REF(ON) is less than ±0.5 LSB. The settling time depends on the externalcapacitive load.2.The condition is that the error in a conversion started after t ADC12ON is less than ±0.5 LSB. The reference and input signal are alreadysettled.3.Ten Tau (τ) are needed to get an error of less than ±0.5 LSB. t Sample = 10 x (Ri + Zi) x Ci+ 800 nsC 1 µ in µF100 µ10 µFigure 13. Typical Settling Time of Internal Reference t REF(ON) vs External Capacitor on V REF +electrical characteristics over recommended operating free-air temperature (unless otherwise noted) (continued)12-bit ADC, linearity parameters。

msp430

MSP430单片机系列种类
非基于LCD
MSP430x1xx: : 基于闪存/ ROM的MCU提供伏至3.6伏的工作电压, 基于闪存的提供1.8伏至伏的工作电压, 提供伏至伏的工作电压高达60kB和8MIPS(带有基本时钟带有基本时钟) 高达和带有基本时钟 MSP430F2xx: : 基于闪存的MCU 提供提供1.8 伏至伏至3.6 伏工作电压,掉电复位及伏工作电压, 基于闪存的 16MIPS(带有基本时钟带有基本时钟) 带有基本时钟 MSP430F5XX: : 基于闪存的MCU 提供提供1.8 伏至伏至3.6 伏工作电压,掉电复位及伏工作电压, 基于闪存的 18MIPS(带有基本时钟带有基本时钟) 带有基本时钟
各模块简要介绍— 5,Msp430f247的基准时钟系统
系统复位后: 系统复位后: MCLK和SMCLK由DCO提供, 提供, 和由提供 ACLK由LFXT1提供由提供
以下是DCO设置程序: //设定DCO为16MHZ : BCSCTL1 =CALBC1_16MHZ; DCOCTL =CALDCO_16MHZ; 可选频率1M,8M,12M,16M 读取0x10f9和0x10f8两个地址里面 16MHzDCO常数分别装入BCSCTL1和 DCOCTL两个寄存器
MSP430单片机的应用领域
日常公用测量水表,气表,自动抄表, 水表,气表,自动抄表,先进电表网络基础设施, 表网络基础设施,热分配表便携式消费无线鼠标和键盘,触摸按键, 无线鼠标和键盘,触摸按键, 手机,数码相机, 手机,数码相机,MP3 电动牙刷,剃须刀, 电动牙刷,剃须刀,运动手表等
主要内容
Msp430单片机简介 Msp430单片机简介 Msp430单片机的结构及主要模块 Msp430单片机的结构及主要模块 Msp430单片机的具体应用 Msp430单片机的具体应用 —位移测量装置位移测量装置

MSP430F2XX中文手册(加了标签) 10.通用串口

MSP430F2系列16位超低功耗单片机模块原理第10章通用串口界面Universal Serial Interface 版本: 1.5日期: 2007.5.原文: TI MSP430x2xxfamily.pdf翻译: 陈安都湖南长沙-中南大学编辑: DC 微控技术论坛版主注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。

由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。

详情请密切留意微控技术论坛。

Page 1 of 15通用串行接口模块（USI）提供与硬件模块的SPI和I2C串行通信。

本章讨论这两种模式。

USI模块包含在MSP420X20XX系列中。

主题10．1 USI的介绍10．2 USI的使用10．3 USI的寄存器10.1 USI的介绍USI模块提供支持同步串行通信的基本功能。

一般地，一个8、16位移位寄存器能用来输出数据流，少许的几条指令就可以执行串行通信。

另外，USI包含的内置硬件可以模拟SPI和I2C通信。

USI模块还包括中断，可以进一步减少串行通信的通用程序并且保持MSP430的低功耗特性。

USI模块的特性包括：支持三线SPI模式支持I2C模式可变的数据长度在LPM4方式下不需要内部时钟MSB或LSB指令可选在I2C模式下能控制SCL打开、停止监测在主机模式下的仲裁丢失监测可编程的时钟发生器可选择的钟极性和相位控制Page 2 of 15表10-1展示了SPI模式下的USI模块Page 3 of 15表10-2展示了I2C模式下的USI模块10.2 USI的操作USI模块主要由移位寄存器和位计数器组成，通过逻辑控制来支持SPI和I2C 通信。

USI的移位寄存器为USISR，通过软件直接控制数据的移入和移出。

位计数器计算采样位的数目以及在USICNTX位写零时设置USI中断标志位Page 4 of 15USIIFG。

MSP430F21X1_中文资料

-MCLK 停止, 若 DCO 没有被使用,DCO 发生器关闭
● 低功耗模式 2 LPM2
-CPU 关闭
-MCLK 和 SMCLK 停止.
-பைடு நூலகம்CLK 保持活动
-DCO 发生器保持活动
● 低功耗模式 3 LPM3
-CPU 关闭
-MCLK 和 SMCLK 停止.
-DCO 发生器停止
-ACLK 保持活动
● 低功耗模式 4 LPM4
P2.2/CAOUT/ CA0/CA4
P2.3/CA0/CA1
P2.4/CA1/CA2 P2.5/CA5
XIN/P2.6/CA6
XOUT/P2.7/CA7 RST/NMI TEST Vcc Vss QFN Pad
引脚 DW,PW,DGV
引脚号 13 14
15
16
17
18
19
20 8 9
10
11
12 3 6
通用寄存器
R14
寻址方式见表 2
通用寄存器
R15
双操作数,源-目的单操作数相对转移,条件或无条件
表 1 指令格式 e.g ADD R4, R5 e.g CALL R8 e.g JNE
R4+R5→R5 PC→(TOS),R8→PC Z=0 时跳转
表 2 寻址方式
寻址方式 S D
语法
示例
说明
寄存器寻址 ● ●
I/O 片编程和测试时作数据和时钟输入端通用数字 I/O 口/定时器 A 比较方式 OUT2 输出/在芯
I/O 片编程和测试时作数据输出/输入端 I/O 通用数字 I/O 口/ACLK 输出端/比较器 A+ CA2 输入
通用数字 I/O 口/定时器 A INCLK 时钟输入/比较器 I/O A+ CA3 输入

MSP430单片机原理解读

第 2 章MSP430 单片机原理与 C 语言基础MSP430系列超低功耗单片机有200多种型号，TI公司用3~ 4位数字表示其型号。

其中第一位数字表示大系列，如MSP430F1xx系列、MSP430F2xx系列、MSP430F4xx系列、MSP430F5xx系列等。

在每个大系列中，又分若干子系列，单片机型号中的第二位数字表示子系列号，一般子系列越大，所包含的功能模块越多。

最后1~2 位数字表示存储容量，数字越大表示RAM 和ROM 容量越大。

430 家族中还有针对热门应用而设计的一系列专用单片机。

如SP430FW4xx 系列水表专用单片机、MSP430FG4xx 系列医疗仪器专用单片机、MSP430FE4xx 系列电能计量专用单片机等。

这些专用单片机都是在同型号的通用单片机上增加专用模块而构成的。

最新的MSP430型号列表可以通过TI公司网站下载。

在开发单片机应用系统时，第一步就是单片机的选型，选择合适的单片机型号往往就能事半功倍。

单片机选型基本方法是选择功能模块最接近项目需求的系列，然后根据程序复杂程度估算存储器和RAM 空间，并留有适当的余量，最终决定选用的单片机型号。

本章节以MSP430F249单片机为学习目标，介绍单片机的基本结构和工作原理，读者可以举一反三、触类旁通，而不必每种型号都去学习却无法深入掌握。

2.1 MSP430F249单片机基本结构与原理2.1.1MSP430F249的主要结构特点供电电压范围1.8V~3.6V 。

超低功耗：活动状态270uA（1MHz，2.2V）;待机模式0.3uA;关机模式0.1uA。

16位RISC精简指令集处理器。

时钟系统：多种时钟源，可灵活使用。

时钟频率达到16MHz ;具有内部振荡器;可外接32kHz 低频晶振;外接时钟输入。

12位A/D转换器，内部参考电压，采用保持电路。

16位定时器A，3个捕获/比较寄存器。

16 位定时器B，7 个捕获/比较寄存器。

MSP430F1XXX系列中文数据手册

QFN Pad
NA
建议将QFN 的封装衬垫接 VSS
TDO/TDI是用JTAG指令来区分的.
公司地址：杭州市登云路 639 号电子市场四楼 C 区电话：0571-88800000（50 线）传真：0571-89908080
- 5-
利尔达科技有限公司
销售热线：0571-89908088
89908091
确保代码安全
-待机模式:0.7 uA
·欠压检测电路
-掉电模式(RAM 数据保持):0.1uA
·MSP430X11X2 系列包括
·五种省电模式
MSP430F1122:4KB+256B FLASH 存储器
·从待机到唤醒不超过 6us
256B RAM
·16 位精简指令集架构,指令周期 125us
MSP430F1132:8KB+256B FLASH 存储器
输入;比较方式:OUT0输出/BSL发送端
P1.2/TA1
通用数字I/O口/定时器A捕获方式:CCI1A
23
23
I/O 输入;比较方式:OUT1输出
P1.3/TA2
24
24
I/O 通用数字I/O口/定时器A捕获方式:CCI2A
输入;比较方式:OUT2输出
P1.4/SMCLK/TCK
通用数字I/O口/SMCLK时钟信号输出/在芯
·基本的时钟模块
256B RAM
-DCO 时钟发生器集成多个可选电阻
封装:28 脚 SOWB 封装,28 脚 TSSOP 和 32 脚 QFN
-DCO 时钟发生器可接外部电阻
封装
-外部 32kHz 晶振
·MSP430X12X2 系列包括

MSP430F2XX中文手册(加了标签) 5.Flash块控制器

Page 1 of 18MSP430F2系列16位超低功耗单片机模块原理第5章 Flash 块控制器版本: 1.3日期: 2007.6.原文: TI MSP430x2xxfamily.pdf翻译: 余川编辑: DC 微控技术论坛版主注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。

由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。

详情请密切留意微控技术论坛。

第五章 Flash 存储控制器本章介绍了MSP430x2xx 系列单片机Flash 存储控制器的操作。

5.1 Flash 存储器的介绍Page 2 of 18 5.2 Flash 存储器的分段结构5.3 Flash 存储器的操作5.4 Flash 存储器的控制寄存器5.1 Flash 存储器的介绍MSP430 的F lash 存储器是可位/字节/字寻址和编程的存储器。

该模块由一个集成控制器来控制编程和擦除的操作。

控制器包括三个寄存器，一个时序发生器及一个提供编程/擦除电压的电压发生器。

MSP430 的F lash 存储器的特点有：● 产生内部编程电压● 可位/字节/字编程● 超低功耗操作● 支持段擦除和多段模块擦除F lash 存储器和控制器的结构框图如图5−1所示。

注意：F lash 写入和擦除操作期间的最小电压值V CC 应为2.2V 。

如果在操作期间V CC 低于2.2V ，写入或擦除的结果将是不确定的。

图5−1 F lash 存储器框图Page 3 of 185.2 Flash 存储器的分段结构MSP430 F lash 存储器分成多个段。

可对其进行单个位/字节/字的写入，但是最小的擦除单位是段。

F lash 存储器分为主存储器和信息存储器两部分，在操作上两者没有什么区别，程序代码和数据可以存储于任意部分。

两部分的区别在于段的大小和物理地址。

信息存储器有四个64字节的段，主存储器有两个或更多的512字节的段。

TI MSP430FR21xx, MSP430FR2000 混合信号微控制器产品说明书

ProductFolder OrderNowTechnicalDocumentsTools &SoftwareSupport &CommunityReferenceDesignMSP430FR2111,MSP430FR2110,MSP430FR2100,MSP430FR2000ZHCSFC7D–AUGUST2016–REVISED DECEMBER2019MSP430FR21xx，MSP430FR2000混合信号微控制器1器件概述1.1特性•嵌入式微控制器–频率高达16MHz的16位精简指令集计算机(RISC)架构– 3.6V至1.8V的宽电源电压范围（最低电源电压受限于SVS电平，请参阅SVS规格）•经优化的低功耗模式（3V）–工作模式：120µA/MHz–待机–LPM3.5（具有VLO）：1µA–实时时钟(RTC)计数器（LPM3.5，采用32768Hz晶振）：1μA–关断模式(LPM4.5)：34nA，无SVS•高性能模拟–8通道10位模数转换器(ADC)–集成温度传感器– 1.5V的内部基准电压–采样与保持200ksps–增强型比较器(eCOMP)–集成6位DAC作为基准电压–可编程迟滞–可配置的高功率和低功率模式•低功耗铁电RAM(FRAM)–非易失性存储器容量高达3.75KB–内置错误修正码(ECC)–可配置的写保护–对程序、常量和存储的统一存储–耐写次数达1015次–抗辐射和非磁性•智能数字外设–具有三个捕捉/比较寄存器的16位计时器(Timer_B3)–一个仅用作计数器的16位RTC计数器–16位循环冗余校验器(CRC)•增强型串行通信–增强型USCI A(eUSCI_A)支持UART、IrDA和SPI•时钟系统(CS)–片上32kHz RC振荡器(REFO)–带有锁频环(FLL)的片上16MHz数控振荡器(DCO)–室温下的精度为±1%（具有片上基准）–片上超低频10kHz振荡器(VLO)–片上高频调制振荡器(MODOSC)–外部32kHz晶振(LFXT)–可编程MCLK预分频器（1至128）–通过可编程预分频器（1、2、4或8）从MCLK 获得的SMCLK•通用输入/输出和引脚功能–16引脚封装有12个I/O–8个中断引脚（4个P1引脚和4个P2引脚）可将MCU从LPM唤醒–所有I/O均为电容式触控I/O•开发工具和软件（另外请参阅工具和软件）–免费的专业开发环境–开发套件–MSP-TS430PW20–MSP‑FET430U20–MSP‑EXP430FR2311–MSP‑EXP430FR4133•系列成员（另请参阅器件比较）–MSP430FR2111：3.75KB程序FRAM，1KB RAM–MSP430FR2110：2KB程序FRAM，1KB RAM –MSP430FR2100：1KB程序FRAM，512字节RAM–MSP430FR2000：0.5KB程序FRAM，512字节RAM•封装选项–16引脚：TSSOP(PW16)–24引脚：VQFN(RLL)1.2应用•电器电池组•烟雾和热量探测器•门窗传感器•照明传感器•电源监控•个人护理电子装置•便携式保健和健身设备MSP430FR2111,MSP430FR2110,MSP430FR2100,MSP430FR2000ZHCSFC7D –AUGUST 2016–REVISED DECEMBER 20191.3说明MSP430FR2000和MSP430FR21xx 器件是MSP430™微控制器(MCU)超值系列传感产品组合的一部分。

msp430中文资料_数据手册_参数

因此，寄存器操作执行时间是CPU时钟的一个周期。R0到R3中的四个寄存器分别是程序
计数器、堆栈指针、状msp430态寄存器和常量生成器。外围设备通过数据、地址和控制
总线连接到CPU，可以使用所有指令进行处理。指令msp430集指令集由51条指令组成，
有三种格式和七种地址模式。可对字和字节数据进行操作。表1显示了三种结构格式的示
例;地址模式为listedin表外通过数据、地址和控制总线连接到CPU，可以使用所有指
令进行处理。有完的模块描述，
MSP430x1xx家庭用户指南，literaturenumber
SLAU049。时钟系统由基本的时钟模块，包括对32768-Hz 表晶体、内部数字
控msp430制振荡器(DCO)和高频晶体振荡器的。基本条模块的设计是为了低
是一种超低功率混合msp430信号单片机，内置16位定时器和14个I/O引脚。典型的应用包
括捕捉模拟信号、将它们转换为数字值、然后处理数据并显示它们或将它们传输到主机
系统的传感器系统。独立射频传感器前端是另一个msp430应用领域1998年12月
MSP430x11xMIXED信号MICROCONTROLLERSSLAS196D 修订655303年9月20044邮政
列超msp430功率微控制器由几个不同的设备组成，其外围设备针对不同的应用。该体系
结构与五种低功耗模式相结合，优化后msp430可在便携式测量应用中延长电池寿命。该
设备具有强大的16位RISC CPU、16位寄存器和常量生成器，这些属性都具有最高的代码
效率。数控振荡器(DCO)允许从低功耗模式唤醒activemode在不到6 s。MSP430x11x系列
体谐振器外部时钟的16位Timer_A ThreeCapture /比较RegistersD串行机上

MSP430_Family_Users_Guide(中文版)_430单片机极端详细应用程序

活动模式：330uA，@1MHz，2.2V 待机模式：1.1uA 关闭模式(RAM 保持)：0.2uA 5 种省电模式 n 从等待方式唤醒时间：6us n 16 位 RISC 结构，125ns 指令周期 n 内置三通道 DMA。 n 12 位 A／D 带采样保持内部参考源。 n 双 12 位 D／A 同步转换。 n 16 位定时器 Timer_A。 n 16 位定时器 Timer B。 n 片内比较器 A n 串行通信 USART0(UART、SPI、I2C)接口 n 串行通信 USARTI(UART、SPl)接口 n 具有可编程电平检测的供电电压管理器，监视器。 n 欠电压检测器 n Bootstrap Loader n 串行在线编程，无需外部编程电压，可编程的保密熔丝代码保护
2．强大的处理能力
MSP430 系列单片机是 16 位单片机，采用了目前流行的、颇受学术界好评的精简指令集(RISC)结构，一个时钟周期可以执行一条指令(传统的 MCS51 单片机要 12 个时钟周期才可以执行一条指令)，使 MSP430 在 8MHz 晶振工作时，指令速度可达 8MIPS(注意：同样 8MIPS 的指令速度，在运算性能上 16 位处理器比 8 位处理器高远不止两倍)。不久还将推出 25～30MIPS 的产品。
同时，MSP430 系列单片机中的某些型号，采用了一股只有 DSP 中才有的 16 位多功能硬件乘法器、硬件乘．加(积之和)功能、DMA 等一系列先进的体系结构，大大增强了它的数据处理和运算能力，可以有效地实现一些数字信号处理的算法(如 FFT、DTMF 等)。这种结构在其他系列单片机中尚未使用。
MSP430 系列单片机的丰富片内外设，在目前所有单片机系列产品中是非常突出的，为系统的单片解决方案提供了极大的方便。

MSP430引脚功能介绍和寄存器详细分类

MSP430引脚功能介绍和寄存器详细分类引脚功能引脚名称序号I/O 说明Avcc 64 模拟供电电源正端.只为ADC和DAC的模拟部分供电Avss 62 模拟供电电源负端.只为ADC和DAC的模拟部分供电DVcc 1 数字供电电源正端.为所有数字部分供电DVss 63 数字供电电源负端.为所有数字部分供电P1.0/TACLK 12 I/O 通用数字I/O引脚/定时器A时钟信号TACLK 输入P1.1/TA0 13 I/O 通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出P1.2/TA1 14 I/O 通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出P1.3/TA2 15 I/O 通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出P1.4/SMCLK 16 I/O 通用数字I/O引脚/SMCLK信号输出P1.5/TA0 17 I/O 通用数字I/O引脚/定时器A，比较：OUT0输出P1.6/TA1 18 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出P1.7/TA2 19 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出P2.0/ACLK 20 I/O 通用数字I/O引脚/ACLK输出P2.1/TAINCLK 21 I/O 通用数字I/O引脚/定时器A，INCLK上的时钟信号P2.2/CAOUT/TA0 22 I/O 通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入P2.4/CA1/TA2 24 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入P2.5/Rosc 25 I/O 通用数字I/O引脚，定义DCO标称频率的外部电阻输入P2.6/ADC12CLK/ 26 I/O 通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器P2.7/TA0 27 I/O 通用数字I/O引脚/定时器A比较：OUT0输出P3.0/STE0 28 I/O 通用数字I/O引脚，USART0/SPI模式从设备传输使能端P3.1/SIMO0/SDA 29 I/O 通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据P3.2/SOMI0 30 I/O 通用数字I/O引脚，USART0/SPI模式的从出/主入P3.3/UCLK0/SCL 31 I/O 通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0 P3.4/UTXD0 32 I/O 通用数字I/O引脚，USART0/UART模式的传输数据输出P3.5/URXD0 33 I/O 通用数字I/O引脚，USART0/UART模式的接收数据输入P3.6/UTXD1 34 I/O 通用数字I/O引脚，USI1/UART模式的发送数据输出P3.7/URXD1 35 I/O 通用数字I/O引脚，USI1/UART模式的接收数据输入P4.0/TB0 36 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR0P4.1/TB1 37 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR1P4.2/TB2 38 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR2P4.3/TB3 39 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR3P4.4/TB4 40 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR4P4.5/TB5 41 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR5P4.6/TB6 42 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR6P4.7/TBCLK 43 I/O 通用数字I/O引脚，输入时钟TBCLK－定时器B7P5.0/STE1 44 I/O 通用数字I/O引脚，USART1/SPI模式从设备传输使能端P5.1/SIMO1 45 I/O 通用数字I/O引脚，USART1/SPI模式的从入/主出P5.2/SOMI1 46 I/O 通用数字I/O引脚，USART1/SPI模式的从出/主入P5.3/UCLK1 47 I/O 通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI 模式的时钟输出- 8 -P5.4/MCLK 48 I/O 通用数字I/O引脚，主系统时钟MCLK输出P5.5/SMCLK 49 I/O 通用数字I/O引脚，子系统时钟SMCLK输出P5.6/ACLK 50 I/O 通用数字I/O引脚，辅助时钟ACLK输出P5.7/TboutH/ 51 I/O 通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7P6.0/A0 59 I/O 通用数字I/O引脚，模拟量输入A0－12位ADC P6.1/A1 60 I/O 通用数字I/O引脚，模拟量输入A1－12位ADC P6.2/A2 61 I/O 通用数字I/O引脚，模拟量输入A2－12位ADC P6.3/A3 2 I/O 通用数字I/O引脚，模拟量输入A3－12位ADC P6.4/A4 3 I/O 通用数字I/O引脚，模拟量输入A4－12位ADC P6.5/A5 4 I/O 通用数字I/O引脚，模拟量输入A5－12位ADCP6.6/A6/DAC0 5 I/O 通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出P6.7/A7/DAC1/ 6 I/O 通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入RST/NMI 58 I 复位输入，不可屏蔽中断输入端口或者Bootstrap Lload启动（FLASHTCK 57 I 测试时钟，TCK是芯片编程测试和bootstrap loader启动的时钟输入端口TDO/TDI 54 I/O 测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚TMS 56 I 测试模式选择，TMS用作芯片编程和测试的输入端口VeREF+ 10 I/P 外部参考电压的输入VREF+ 7 O 参考电压的正输出引脚VREF-/VeREF- 11 O 内部参考电压或者外加参考电压的引脚XIN 8 I 晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振XOUT/TCLK 9 I/O 晶体振荡器XT1的输出引脚或测试时钟输入XT2IN 53 I 晶体振荡器XT2的输入端口，只能连接标准晶振XT2OUT 52 O 晶体振荡器XT2的输出引脚时钟模块DCO.0-DCO.4 定义8 种频率之一，可以分段调节DCOCLK 频率，相邻两种频率相MOD.0-MOD.4 定义在32 个DCO 周期中插入的Fdco+1 周期个数，而在下的DCO 周期中为Fdco 周期，控制改换DCO 和DCO+1 选择的两种频率。

msp430f系列中文资料

超低功耗微控制器MSP430F40xi n de s i g n x31xLCD92x32xLCD84ADC14x33xLCD120Timer_A USART MPY8-bit T/Cx11x1Comp_AX12x USARTi n de s i g n F13xTimer_B ADC12USART Comp_AF14xTimer_B ADC122 USART MPY Comp_ANewNewF41xi n de s i g n F42xi n de s i g n F44xi n de s i g nUltra -low power design withM S P430August 00 / 11FLASH 型的时钟系统（F13x，F14x）2 个晶振, 1 个DCO, 适应不同频率需要采样/转换控制可编程参考源选择片内温度传感器Ultra -low power design withM S P430August 00 / 34F11x 应用实例)Floating Point Package)Starter Kit MSP-STK430X320TI 软件包仿真器评估板TI 软件库C-编译器编程器)TI Programming AdapterAugust 00 / 37New电源的高效率y电池缩减/ 电池寿命延长y电源电路简化/ 可远程供电硬件简化y外部元件极少y集成实时钟y集成LCD 驱动电路y集成ADC加速产品开发y用Flash 或OTP 型可快速制作样机y用Flash 型可作现场更新y容易学习和设计程序y代码效率高廉价的微控制器MSP430和开发工具FET/sc/docs/products/micro/msp430E-mail: lierda@ （wzptt)/sc/docs/products/micro/msp430E-mail: lierda@ （wzptt)。

MSP430中文资料

3-SMCLK: 子系统时钟， SMCLK 是由 2 个时钟源信号所提供 . 他们分别是 XT2CLK(F13、F14)和 DCO，如果是 F11、F11X1 则由 LFXT1CLK 代替 TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。
MSP430X1X1 系列产品中,其中 XT1 时钟源引脚接法有如 3 种应用。F13、14 的 XT1 相同。需要注意的是，LFXT1 只有工作在高频模式下才需要外接电容。对以引脚较少的 MSPX1XX 系列产品中有着不同时基模块,具体如下:
MSP430X11X1:LFXT1CLK , DCO
MSP430F12X: LFXT1CLK , DCO
MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK
MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+
时钟发生器的原理说明：问题的提出：1、高频、以便能对系统硬件请求和事件作出快速响应
微控设计网
微控设计网中国 MSP430 单片机专业网站 MSP430F 常用模块应用原理
微控设计网版主 DC 策划原创于:2006-3-7
最后更新:2008-5-31 V8.2
微控设计网为你准备的 MSP430F 单片机入门必修课
XT5V 此位设置为 0。
Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。
Resl=0，选择最低的标称频率。 …….. Resl=7，选择最高的标称频率。
BCSCTL2 基本时钟系统控制寄存器 2
7
6
54ຫໍສະໝຸດ SELM.1 SELM.0 DIVM.1 DIVM.0

MSP430F2XX中文手册(加了标签) 4.基础时钟模块+

Page 1 of 12MSP430F2系列16位超低功耗单片机模块原理第4章 Basic Clock + 基础时钟模块+版本: 1.4日期: 2007.6.原文: TI MSP430x2xxfamily.pdf翻译: 张超哈尔滨理工大学编辑: DC 微控技术论坛版主注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。

由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。

详情请密切留意微控技术论坛。

第四章基础时钟模块+4.1基础时钟模块+介绍基础时钟模块+支持低系统消耗和超低功耗。

采用三种片内时钟信号，用户可以选择合适的性能和低功耗。

基础时钟模块只需接一个外部电阻、一个或两个外部晶体、或者用振荡器，通过软件控制。

基础时钟模块+有4个时钟源：LFXT1CLK：由低频时钟晶体或外接32768Hz时钟源产生的低频/高频振荡器或由标准晶体、振荡器，或外部400KH z～16M Hz的外部时钟源提供。

XT2CLK：可供选择的高频振荡器，由标准晶体、振荡器，或外部400KH z～16M Hz的外部时钟源提供。

DCOCLK：片内可数字控制的振荡器。

VLOCLK：片内超低功耗、12KH z的低频振荡器。

基础时钟模块可提供的三种时钟信号：ACLK：辅助时钟。

ACLK由软件选择来自LFXT1CLK和VLOCLK之一的时钟信号。

ACLK 经1，2，4，8分频后得到。

ACLK可由软件选作各个外围模块。

MCLK：主时钟。

MCLK由软件选择来自LFXT1CLK，VLOCLK，XT2CLK（如果片内提供），DCOCLK之一的时钟信号。

MCLK由1，2，4，8分频得到。

MCLK用于CPU和系统。

SMCLK：子系统时钟。

SMCLK由软件选择来自LFXT1CLK，VLOCLK，XT2CLK（片内提供），DCOCLK之一的时钟信号。

SMCLK由1，2，4，8分频得到。

MSP430F4XX中文技术手册

推荐工作温度下电气特性除非另外说明续figure10vrefvt和温度关系vcc3vfigure11vrefvt和温度关系vcc3v推荐工作温度下电气特性除非另外说明续por探测器复位见注释232341msp430f4xx中文技术手册figure14porbrownout复位bor和供电电压figure15产生一个porborwnout信号方波vccmin电平2441msp430f4xx中文技术手册figure16产生一个porbrownout信三角波vccmin电平svs只支持msp430x412msp430x413svs只支持msp430x415msp430x4172541msp430f4xx中文技术手册figure17svs复位svsr和供电电压关系figure18产生svs信号的方波或三角波小降的vccmin电平2641msp430f4xx中文技术手册figure19doc频率和供电电压vcc以及和环境温度关系推荐工作温度下电气特性除非另外说明续2741msp430f4xx中文技术手册figure20dcotapstepsizefigure21由fnx位控制的五个交迭的dco范围lfxt1振荡2841msp430f4xx中文技术手册flash存储器jtag接口jtag安全熔丝2941msp430f4xx中文技术手册输入输出电路带有施密特触发器的输入输出口p1p10到p15注释timea3和time0a3time1a5仅msp430x415msp430x417msp430x412msp430x4133041msp430f4xx中文技术手册输入输出电路续输入输出带有施密特触发器的p1口p16p17
– MSP430F412: 4KB + 256B Flash Memory,256B RAM；
– MSP430F413: 8KB + 256B Flash Memory,256B RAM；

MSP430

什么是MSP430？德州仪器(TI) 的超低功率16 位RISC 混合信号处理器的MSP430 产品系列为电池供电测量应用提供了最终解决方案。

作为混合信号和数字技术的领导者，TI 创新生产的MSP430，使系统设计人员能够在保持独一无二的低功率的同时同步连接至模拟信号、传感器和数字组件。

典型应用包括实用计量、便携式仪表、智能传感和消费类电子产品。

MSP430 主要特性和产品系列可被纳入世界上功耗最低的微处理器系列。

MSP430 可提供200 多种超低功耗微处理器器件。

每个器件都具有灵活的时钟系统，启用了多达7 种低功率模式(LPM)，可提高优化性能。

如果配以低于1us 的即时唤醒时间以及各种中断源，MSP430 可确保您的应用仅使用手动执行任务时所需的相应时钟和外设。

主要的超低功耗度量标准：∙各种低功耗工作模式o超低功耗工作模式：最低120 µA/MHz @ 2.2Vo待机模式，具有自我唤醒功能、RAM 保持模式(LPM3)：最低0.7µA @ 2.2Vo待机模式，具有自我唤醒功能(LPM4)：最低低于100nA @ 2.2Vo停机模式，具有RAM 保持模式(LPM3.5)：最低低于100nA @ 2.2V∙低功率模式下低于1us 的即时唤醒时间∙始终接通的零功耗掉电复位∙了解更多有关MSP430 在超低功耗方面的领导地位信息高性能16 位架构。

采用冯诺依曼架构，通过通用存储器地址总线(MAB) 和存储器数据总线(MDB) 将16 位RISC CPU、多种外设和灵活的时钟系统进行完美结合。

MSP430 通过将先进的CPU 与模块化内存映像模数外设相结合，为当今和未来的混合信号应用提供了解决方案。

返回页首MSP430 架构一应俱全的系列。

MSP430 平台内包括五代超低功耗、高度集成的微处理器产品，涵盖了200 多款器件。

每一代产品都提供各种级别的模拟集成、数字外设和通信协议，以帮助开发者查找用于各种应用的合适的微处理器。

MSP430F2XX中文手册(加了标签) 1..MSP430体系结构

MSP430F2系列16位超低功耗单片机模块原理第1章MSP430体系结构版本: 1.3日期: 2007.4.原文: TI MSP430x2xxfamily.pdf翻译: 袁德纯编辑: DC 微控论坛版主注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。

由于我们翻译水平有限，有整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。

详情请密切留意微控技术论坛。

Page 1 of 7第一章 MSP430的体系结构本章主要描述了MSP430的体系结构本章内容目录1.1MSP430的体系结构1.2可编程时钟系统1.3嵌入式仿真环境1.4地址空间1.5MSP430X2XX系列的提高1.1MSP430的体系结构将MSP430内部的16位精简指令集的CPU通过冯.诺依曼结构的地址总线和数据总线连接到外围设备和可编程时钟系统。

由于有一个先进的CPU配合具有标准组件存储印象的模拟和数字的外围设备，使得MSP430可用于处理混合信号。

MSP430x2xx系列的主要特性如下：◆超低功耗延长了电池的使用寿命●保持RAM 0.1uA●实时时钟模式 0.8uA●MIPS运行 250uA◆理想精确的模拟信号测量●门控比较定时器测量电阻类元件◆16位的精简指令集的CPU全新应用●更大的寄存器空间消除了运行空间的瓶颈●紧凑的核结构设计减少了功耗、降低了成本●使得高水平的编程更优化●27条核心指令和7种寻址方式●强大的矢量中断能力◆系统内的可编程FLASH使改变代码、在线升级和数据载入更灵活1.2 可编程时钟系统时钟系统是为电池供电系统而特别设计的。

只需要一个32KHZ的晶振就可以直接驱动一个低频的辅助时钟（ACLK）。

ACLK可工作于实时时钟模式，并具能够自我唤醒。

内部集成了一个DCO使主时钟(MCLK)可以被CPU和其他的高速外围设备所使用。

由于有了DCO，使得一个窄脉冲在少于2US 的时间内就可以将MSP430唤醒CPU工作。

MSP430F2XX中文手册(加了标签) 12.SPI 串行同步通讯模式

Page 4 of 14
MSP430 F2 系列超低功耗单片机模块原理第 12 章串行同步通讯模式 SPI
微控设计网
图12-2 通用串行通信接口主机和从机

图12-2说明了USCI在3线和4线模式下作为主机时的配置。当数据被送到传输数据缓冲器 UCxTXBUF时，USCI开始数据传送。当TX移位寄存器空了后，UCxTXBUF缓冲区的数据被传送到其中，在UCxSIMO上传送数据，起始位是最高位还是最低位，决定于UCMSB标志位的设置。而UCxSOMI 上的数据在反向跳边沿下移入接收移位寄存器。当字符接收到之后，接收数据从RX移位寄存器送入接收数据缓冲器UCxRXBUF，并且置位接收中断标志UCxRXIFG，表示接收/发送操作完成。发送中断标志位UCxTXIFG被置位后，表明数据已从UCxTXBUF缓冲区进入TX移位寄存器， UCxTXBUF寄存器已经为发送新数据做好准备，但并不意味着传送和接收的完成。为了在主机模式下接收USCI数据，数据必须事先写入UCxTXBUF，因为接收和发送操作不是马上进行的。 4线SPI主机模式在4线主机模式中，UCxSTE用来防止与其它主机相冲突并象表12-1描述的那样控制主机。当 UCxSTE处于主机不活动状态时： UCxSIMO 和 UCxCLK设置为输入，不再驱动总线。出错位UCFE置位，表明在通讯的完整性上，使用者未按照规则操作。内部状态被复位时，移位操作取消。如果数据写入UCxTXBUF而主机通过UCxSTE位保持非工作状态， UCxSTE转换为主机工作状态，数据立即被发送。如果一个正在工作的发送过程，因UCxSTE转换为主机不运行状态而取消时，当UCxSTE转向主机运行状态时数据需要被重新写入UCxTXBUF。 UCxSTE输入信号不能应用3线主机模式。 12.3.4 从机模式

MSP430F2121IRGE中文资料

MSP430_单片机_资料

MSP430F2XX中文手册(加了标签) 9. 定时器 B

MSP430资料

msp430

MSP430F2XX中文手册(加了标签) 10.通用串口

MSP430F21X1_中文资料

MSP430单片机原理解读

MSP430F1XXX系列中文数据手册

MSP430F2XX中文手册(加了标签) 5.Flash块控制器

TI MSP430FR21xx, MSP430FR2000 混合信号微控制器产品说明书

msp430中文资料_数据手册_参数

MSP430_Family_Users_Guide(中文版)_430单片机__极端详细__应用程序

MSP430引脚功能介绍和寄存器详细分类

msp430f系列中文资料

MSP430中文资料

MSP430F2XX中文手册(加了标签) 4.基础时钟模块+

MSP430F4XX中文技术手册

MSP430

MSP430F2XX中文手册(加了标签) 1..MSP430体系结构

MSP430F2XX中文手册(加了标签) 12.SPI 串行同步通讯模式

MSP430_Family_Users_Guide(中文版)_430单片机极端详细应用程序