8.6 DAC0832接口电路及程序设计

DAC0832 接口电路程序设计
DAC0832 输出控制时序图
Байду номын сангаас
DAC0832 时序

根据DAC0832 输出控制时序，利用接口电 路图，通过改变输出数据设计一个锯齿波发 生器。DAC0832是8位的D/A转换器，转换 周期为1μs。锯齿波形数据可以由256个点 构成，每个点的数据长度为8位。又因为 FPGA的系统时钟为50MHz，必须对其进行 分频处理,这里进行64分频，得到的锯齿波 的频率为762.9Hz。
DAC0832接口电路输出控制程序
DAC0832输出控制接口电路程序符号图
DAC0832 接口电路程序


--文件名：DAC0832.VHD --功能：产生频率为762.9Hz的锯齿波。 --最后修改日期：2004.3.18。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity DAC0832 is port(clk:in std_logic; --系统时钟 rst:in std_logic; --复位信号 ile:out std_logic; --数据锁存允许信号 cont:out std_logic; --控制信号（WR1、WR2、CS、Xfer） data_out:out std_logic_vector(7 downto 0)); --波形数据输出 接下页 end DAC0832;

begin if rst='1' then q<=0; --复位，对计数器q清零 elsif clk'event and clk='1' then if q=63 then q<=0; --此IF语句对系统时钟进行64分频 if data="11111111" then data<="00000000"; --此IF语句产生锯齿波波形数据 else data<=data+1; end if; else q<=q+1; end if; end if; end process; ile<='1';cont<='0';data_out<=data; --ile、cont赋值；波形数据输出； end behav;
8.6 DAC0832接口电路及程序设计
DAC0832 接口电路设计



DAC0832是采用CMOS/Si-Cr工艺实现的8 位D/A转换器。 该芯片包含8位输入寄存器、8位DAC寄 存器、8位D/A转换器。 DAC0832中有两级锁存器，第一级即输 入寄存器，第二级即DAC寄存器，可以 工作在双缓冲方式下。
FPGA与DAC0832接口电路原理图
FPGA与DAC0832接口电路设计

FPGA_IO1~8 向 DAC0832 的 数 据 输 入 口 （DI0~DI7）输送数据。 FPGA_IO9提供DAC0832数据锁存允许控制信号 ILE，高电平有效。 FPGA_IO10提供DAC0832控制信号（CS：片选 信号；Xfer：数据传输控制信号；WR1、WR2： DAC寄存器写选通信号），低电平有效。 Iout1、Iout2、Rfb与运算放大器LM324完成电 流/电压的转换（DAC0832属电流输出型）。

architecture behav of DAC0832 is signal q:integer range 0 to 63; signal data:std_logic_vector(7 downto 0); Begin process(clk)
--计数器 --波形数据