电子技术基础(数字部分)74LS161计数功能实验
74ls161设计27进制计数器实验报告
74ls161设计27进制计数器实验报告
设计一个27进制计数器，能够进行0到26的循环计数。
实验原理：
74ls161是一种4位二进制同步计数器，能够进行二进制的加减计数。
而27进制和二进制之间的转换，可以利用除27取余法实现。
因此，通过在74ls161的CLK输入上接入一个27分频器，将27进制转换为二进制进行计数，再通过输出的值进行转换即可实现27进制计数器。
实验器材：
1. 74ls161计数器芯片
2. 27分频器芯片
3. LED灯
4. 电容
5. 电阻
6. 面包板和连接线
实验步骤：
1. 将74ls161计数器芯片和27分频器芯片插入面包板上。
2. 将CLK输入端和27分频器的输出端连接。
3. 将74ls161的CLR和LD输入端都接入高电平。
4. 将QA~QD四个输出端口依次连接到四个LED灯上。
5. 接入电源，开始实验。
实验结果：
经过实验可以发现，通过连接27分频器，计数器能够顺利地进行0到26的计数，最后回到0重新开始。
LED灯也能够随着计数器的计数进行相应的亮灭操作。
因此，实验成功。
实验结论：
通过以上实验过程可以看出，通过74ls161计数器和27分频器的结合，能够实现简单的27进制计数器。
但是，为了保证计数器的稳定性和可靠性，实验中还需要注意一些电路的参数设置和元件的选择等问题。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
实验7 计数器实验
班级姓名学号一、实验项目：计数器二、使用集成块型号：74LS00、74LS161、74LS74.三、实验内容：1、测试74LS161十六进制计数器的逻辑功能。
CP脉冲输入端；CR异步清零端；LD同步置数端；CT T、CT P计数允许控制端；CO进位输出端。
D3、D2、D1、D0数据输入端；Q3、Q2、Q1、Q0输出端；2、利用直接清零法，使用计数器74LS161和与非门74LS00构成十二进制计数器，并画出状态图。
3、用预置数据法，使用计数器74LS161和与非门74LS00构成构成七进制计数器，并画出状态图。
4、采用级联法，使用两片74LS161和与非门74LS00构成二十四进制计数器，画出逻辑电路图，根据逻辑图连线。
利用单脉冲输入源给CP端加入脉冲信号，观察输出Q3Q2Q1Q0端的状态变化，并画出状态图。
5、用74LS74D触发器构成两位二进制异步加法计数器。
6、用74LS74D触发器构成两位二进制异步减法计数器，将左图电路中的低位触发器的Q端和高位的CP端相连接，构成减法计数器。
置数和清零的区别：清零的信号是立即产生的，比如都对于十进制来说，若采用清零法，则应该利用9的二进制，1001的下一位1010来产生脉冲信号，将输出端的第一位和第三位通过与非门得到低电平将161清零，也就是说我们利用的真正状态是10的二进制。
而如果我们采用置数法，因为芯片的设计原因，在计数器进入9的二进制1001后，输出端并没有立即置数，而是保持该状态不变，直到下一个时钟脉冲的上升沿到来为止，这个1001是一个稳定的状态，我们利用它的第0位和第三位通过与非门得到低电平将161置位为0000，才能形成十进制，那么我们利用的真正状态是9的二进制，而不是10，这就是清零与置数的根本区别。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称实验名称课程名称课程名称课程号课程号学院学院((系) 专业专业班级班级学生姓名学生姓名学号学号实验地点实验地点实验日期实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法构成计数器的方法3、熟悉中规模集成计数器应用、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；步计数器和异步计数器；根据计数制的不同，根据计数制的不同，根据计数制的不同，可分为二进制计数器、可分为二进制计数器、可分为二进制计数器、十进制计数十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图元，故又称为四位二进制同步计数器，其集成芯片管脚如图11所示：所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端数控制端 A 、B 、C 、D ；数据输出端；数据输出端 QA 、QB 、QC 、QD ；进位输出端；进位输出端 RCO ：使能端：使能端EP EP EP，，ET ET；预置端；预置端；预置端LD ；图1 74LS161 管脚图管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
数电用2片74LS161实现224进制的计数器(4种方法)
工业大学《数字电子技术基础》结课报告题目：用2片74LS161实现224进制计数器：王倩倩学号：**********班级：1111201用2片74LS161实现224进制的计数器摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。
本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。
用Multisim 进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。
关键词：74LS161 224进制清零法置数法同步并行异步串行正文：74LS161是集成4位二进制加法计数器，其功能表如表1所示：表1 74LS161功能表74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。
用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。
根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。
下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。
一. 同步并行-清零法1.电路设计分析74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。
同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。
74ls161单片机30进制数数字钟设计过程
74ls161单片机30进制数数字钟设计过程设计一个74LS161单片机30进制数的数字钟，可以按照以下步骤进行：
1.确定时钟的时间范围和显示方式。
例如，设定时间范围为00:00到29:59，并使用四个数码管显示小时和分钟。
2.确定数码管的接线方式。
74LS161是一个4位二进制计数器，输出
是四个二进制信号。
将每个输出信号连接到对应数码管的相应段。
3.编写单片机程序。
使用74LS161作为时钟源，每秒产生一个脉冲。
程序需实现以下功能：
-将74LS161的输出转换为30进制的数值，并将其转换为BCD码或者
直接连接到数码管显示。
-根据当前的数值更新数码管的显示。
4.连接外部电路和电源。
将74LS161和四位数码管连接到单片机的引脚，并连接适当的电源。
确保电路的接地和电源线连接正确。
5.编译程序，并将其烧录到单片机中。
使用适当的开发工具和编译器，将编写好的程序烧录到单片机中。
6.测试和调试。
连接电源后，观察数码管的显示是否正确。
调试程序，确保时钟的计时和显示功能正常。
以上是一个简单的设计过程，可以根据具体需求进行适当的修改和调整。
还可以添加其他功能，如闹钟和定时器等。
74ls161功能表
74ls161功能表
74LS161是一种二进制同步计数器，具有4位二进制存储器，
功能非常强大。
它可以实现多种不同的功能，并且广泛应用在各种电子设备中。
首先，74LS161可以作为一个简单的4位二进制计数器来使用。
它有一个时钟输入引脚，当时钟信号上升沿到来时，计数器就会加1。
同时，它还有一个清零引脚，当清零信号有效时，计
数器将被清零。
此外，它还有一个使能引脚，当使能信号为低电平时，计数器停止计数。
通过这些引脚的控制，我们可以实现各种不同的计数功能。
除了计数功能，74LS161还可以用作一个二进制加载器。
它有
4个数据输入引脚，可以通过这些引脚将一个4位的二进制数
值加载到计数器中。
当使能引脚为高电平时，数据输入将被加载到计数器中。
这个功能非常有用，可以用来快速设置计数器的初始值。
此外，74LS161还具有一个复位功能。
当复位引脚为低电平时，计数器将被清零。
这个功能可以在需要重新开始计数时使用。
除了这些基本功能之外，74LS161还有许多其他功能。
例如，
它还可以通过运算引脚实现加法功能。
通过将运算引脚连接到计数器的输出引脚，可以实现加法运算。
这对于某些特定的应用非常有用。
总的来说，74LS161是一款功能非常强大的二进制同步计数器。
它可以实现多种不同的功能，包括计数、加载、复位和加法等。
这些功能使得它在各种电子设备和应用中广泛应用，从电子钟到计时器再到数字逻辑电路等。
无论是在学习电子技术还是实际应用中，都是一款非常重要和实用的芯片。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
数电用2片74LS161实现224进制的计数器(4种方法)
哈尔滨工业大学《数字电子技术基础》结课报告题目：用2片74LS161实现224进制计数器姓名：王倩倩学号：1111120124班级：1111201用2片74LS161实现224进制的计数器摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。
本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。
用Multisim进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。
关键词：74LS161 224进制清零法置数法同步并行异步串行正文：74LS161是集成4位二进制加法计数器，其功能表如表1所示：表174LS161功能表74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。
用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。
根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。
下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。
一.同步并行-清零法1.电路设计分析74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。
同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。
74LS161 实验讲解
74LS161实验讲解什么是74161：74161就是同步的可预置的四位二进制的计数器，并具有异步清零功能。
74161结构图：异步清零功能：顾名思义就是从零开始的，指定好到第几个数字，写出其四位二进制代码如（0~9）的二进制代码为（0000~1001），此时它也是一种十进制进位器（10个数字一循环）。
异步清零注意事项：1.在输出信号时输出的四位二进制代码不是按照Q0,Q1,Q2,Q3的,而是按照逆序输出的，如5（0101），那么Q3=0, Q2=1, Q1=0, Q0=1。
C0是进位标志，即当Q3=Q2=Q1=Q0=1时输出一个进位信号1，否则输出0。
9（1010），Q3=1, Q2=0, Q1=0, Q0=1。
2.当循环到数字9时，由于Q3=1，Q0=1，那么瞬时就会把“0”信号传入CR，数字“9”会被瞬时清零，很难被看清（除非相应慢）。
想要克服这种情况，必须把9改成10（1010）。
这样才能看清9，然后再变成0。
异步清零（十进制（0~9））结构实验图：因为到数字10时（1010）Q3=1, Q2=0, Q1=1, Q0=0，发现只有当Q3=Q1=1时才开始循环，那么依照《电工与电子技术》第198页的表8-9。
只有让CR为”L”，即”0”才开始清零操作。
可以吧Q3和Q1与非的结果送入+Vcc C0Q0 Q1 Q2 Q3 ET LD同步并行：1.同异步清零相似，但是同步并行的功能比异步清零更完善，即可以恢复到初始状态。
2.与异步清零不同，因为异步清零只能从零开始，到某个位置回复到零在开始循环。
二同步并行并没有这种局限，它能从任意位置开始，然后到指定的位置，在恢复到一开始设置的位置循环。
注意事项：1.与异步清零相似的注意事项，在输入输出的，都是按照逆序输入输出的d3,d2,d1,d0. Q3,Q2,Q1,Q0.2.因为下图的LD没有带上非号，而课本第198表8-9上的LD上有非号，所以连接电路时还是注意一下。
数电作业-用74ls161设计同步加法计数器
数电作业-用74ls161设计同步加法计数器
74LS161 设计同步加法计数器
74LS161 是一种 TTL 元件，它可以用来设计同步加法计数器，具有高速、高效率、
稳定可靠等性能特点。
这种计数器可以用于电路或系统中，用于跟踪、记录、测量或控制。
用74LS161设计同步加法计数器包括信号路径、加法器、存贮器和控制电路的设计，
实现步进、计数和读取功能。
信号路径负责提供计数器和外界的数据输入和输出，加法器
负责计算位投入的数据，存贮器负责存放计数结果，控制电路负责控制存贮器的读取和写入。
它对内部计数器进行加法计数，为实现同步加法计数所采用的技术主要有两种，一种
是全同步，另一种是公共同步加法器（CPGA）。
全同步技术是通过集成存储器实现同步加
法计数，其主要优点是硬件结构简单、计数操作快速，它不需要控制信息来设置存储器；CPGA 技术在额外的控制电路的基础上，用梳状结构的存储器实现同步加法计数，这种技
术允许计数器暂停，但是比全同步技术要复杂。
通过分析，其实74LS161可以应用的情况很广，只要将信号路径、加法器、存贮器和
控制电路进行合理组合，就可以构建出多种不同的同步加法计数器，从而获得不同功能的
输出结果。
同时，有些设计并不需要复杂的控制电路，也可以设计出高效简便的计数系统。
另外，数字处理中的各种计数器也可以用74LS161设计，从而可以方便的实现复杂运算。
74LS161所采用的技术可以实现快速的计算、统计和存储处理，而且可以满足灵活性
和实用性要求，因此，它广泛用于电子设备中。
实验十一-同步计数器的逻辑功能测试及应用
实验十一-同步计数器的逻辑功能测试及应用实验十一计数器74LS161的逻辑功能测试及应用一、实验目的1、熟悉集成计数器触的逻辑功能和各控制端作用。
2、掌握集成计数器逻辑功能测试方法。
3、掌握计数器使用方法。
二、实验设备与器件1、实验设备：DLBS系列数字逻辑实验箱1个，MF47型万用表１台。
2、实验器件：74LS161集成同步计数器×2片，四二输入与非门74LS00×1块。
三、实训器件说明1、 74LS161集成同步计数器74LS161是一种同步四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。
图11.1所示为74LS161的管脚图和逻辑功能示意图。
图中CR端是异步清零控制端，当CR=0时，输出Q3Q2Q1Qo全为零，实现异步清除功能。
LD是同步置数控制端，当CR=1，LD=0，且CP=CP↑时，输出Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。
CTP和CTT是计数控制端，CP是上升沿有效的时钟脉冲输入端，D0～D3是并行数据输入端，Q0～Q3是计数输出端，CO是进位输出端，且进位输出信号CO=CTt=Q3Q2Q1Qo ，它可以用来实现电路的级联扩展。
74LS161的逻辑功能如表6.9所示。
表中各控制输入端按优先级从高到低的次序排列，依次为CR、LD、CTp和CTt，其中CR优先级最高。
计数输出Q3为最高位，Qo 为最低位。
输入输出CR LD CTp CTtCPD3D2D1DoQ3Q2Q1Qo0 ××××××××0 0 0 01 0 ××↑D3 D2D1DD3 D2 D1 D01 1 0 ××××××保持1 1 ×0 ×××××保持1 1 1 1 ↑××××二进制加法计数由表6.9可知，74LS161具有以下逻辑功能：（1）异步清零。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
电子技术基础(数字部分)74LS161计数功能实验
实验三 74LS161计数功能实验
实验目的：
掌握计数器74LS161功能。
要求通过清零法用74LS161设计一个十二进制计数器，通过置数法用74LS161设计一个九进制计数器，并验证电路的正确性；
实验器材：
数字逻辑实验箱一个；数字万用表一个；5V 电源一个；导线若干；
(1) 通过清零法用74LS161设计一个十二进制计数器。
实验原理图：
实验过程：通过输入脉冲，用发光二极管显示计数，并记录下显示结果。
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
74LS161
CR CP P 0 P 1 P 2 P 3 CEP GND
V CC TC Q 0 Q 1 Q 2 Q 3 CET PE 图1 74LS161引脚分布
3
&
1 74LS00
2
300
8.2K
+5V K1 74LS244
300 LED
3
&
1 74LS00 2
74LS244
300
LED
...
...
1
1
1
实验结论：
观察发光二极管显示的计数，从0000计数到1011后自动回到0000，然后循环，说明该逻辑电路是一个十二进制计数器。
（2）通过置数法用74LS161设计一个九进制计数器。
画出实验原理图
LED
实验过程：通过输入脉冲，用发光二极管显示计数，并记录下显示结果。
实验结论：
观察发光二极管显示的计数，从0000计数到1000后自动回到0000，然后循环，说明该逻辑电路是一个九进制计数器。
数电用2片74LS161实现224进制的计数器(4种方法)
哈尔滨工业大学《数字电子技术基础》结课报告题目：用2片74LS161实现224进制计数器姓名：王倩倩学号：24班级：1111201用2片74LS161实现224进制的计数器摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。
本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。
用Multisim 进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。
关键词：74LS161 224进制清零法置数法同步并行异步串行正文：74LS161是集成4位二进制加法计数器，其功能表如表1所示：表1 74LS161功能表74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。
用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和异步串行。
根据两片74LS161芯片的级联方式和控制计数进制的方法的不同，我们可以采取四大类方式，实现用两片74LS161芯片实现224进制的计数器。
下面，我们分别简要介绍这四种方法，并用软件Multisim进行仿真以检验设计的正确性。
一. 同步并行-清零法1.电路设计分析74LS161是四位二进制的加法计数器，要想实现224进制的加法计数器，必须使用两片74LS161芯片，这就这就涉及到级联，我们先用同步并行的方式进行级联。
同步并行，就必须在CP端接同一个脉冲信号，作为高位的芯片通过低位芯片的RCO端进行控制，当低位芯片计数到最高位的时候，RCO由0变为1，低位RCO接高位的两个使能端，这样就能实现低位芯片计数到最大的时候，在高位记一位数。
74LS161功能介绍
74LS161功能介绍
74LS161为二进制同步计数器，具有同步预置数、异步清零以及保持等功能。
一、74LS161引脚图
D 1
D 0
D 2D 3CT P
CR
CP
二、74LS161的功能表
注：Q CC = CTr ·Q 0·Q 1·Q 2·Q 3
从功能表的第一行可知，当CR ＝0（输入低电平），则不管其他输入端（包括CP 端）状态如何，四个数据输出端Q A 、Q B 、Q C 、Q D 全部清零。
由于这一清零操作不需要时钟脉冲CP 配合（即不管CP 是什么状态都行），所以CR 为异步清零端，且低电平有效，也可以说该计数器具有“异步清零”功能。
从功能表的第二行可知，当CR ＝1且LD ＝0时，时钟脉冲CP 上升沿到
达，四个数据输出端Q A、Q B、Q C、Q D同时分别接收并行数据输入信号a、b、c、d。
由于这个置数操作必须有CP上升沿配合，并与CP上升沿同步，所以称那么该芯片具有“同步置数”功能。
从功能表的第三行可知，当LD＝CR＝1，CTr＝CTp＝1时，则对计数脉冲CP实现同步十进制加计数；而从功能表的第四行又知道，当CR＝LD＝1时，只要CTr和ENP中有一个为0，则不管CP状态如何（包括上升沿），计数器所有数据输出都保持原状态不变。
因此，CTr和CTp应该为计数控制端，当它们同时为1时，计数器执行正常同步计数功能；而当它们有一个为0时，计数器执行保持功能。
另外，进位输出Q CC= CTr·Q0·Q1·Q2·Q3表明，进位输出端仅当计数控制端CTr＝1且计数器状态为15时它才为1，否则为0。
实验六 集成计数器161
《数字电子技术B》实验报告
班级：姓名学号：
实验六集成计数器161
一、实验目的
1.掌握计数器的工作原理及电路组成。
2.测试74LS161四位二进制计数器的逻辑功能。
二、实验仪器及材料
DSG-5G3型数字电路实验箱
74LS161 4位二进制计数器 1片
74LS10 三输入端与非门 1片
三、实验内容（如果有可能，附上仿真图）
用74161构成一个十二进制计数器。
（74161是一个16进制计数器，清零异步，置数同步）
（3）由CP端依次输入单脉冲，测试Q1~Q4端状态并记入表6.1。
表6.1 74161构成的十二进制计数器
四、总结或实验遇到的问题
74LS161是十进制计数器，要实现十二进制计数器必须用两片实现级联，把各位芯片预置1，当数码管显示9时，个位芯片开始进位即B端为0C端为1，经过与非门输出高电平，十位芯片开始工作，十位芯片由0变为1，此时十位芯片A端为1个位芯片B端为0C端为0，经过与或门输出0，十位芯片处于维持状态，当个位芯片显示2时，个位芯片B端为1十器位芯片A端为1，经过与非门输出0，重新开始预置数，即完成了十二进制计数。
74ls161工作原理
74ls161工作原理74LS161是一种4位二进制计数器芯片，它具有同步计数功能和异步清零功能。
其工作原理如下：74LS161由四个主要部分组成：时钟输入电路、同步计数电路、异步清零电路和输出缓冲电路。
时钟输入电路负责接受外部时钟信号，通常为从其他逻辑电路中提供的方波信号。
时钟信号通过一系列的逻辑门电路被处理，以产生用于驱动数字计数器的时钟信号。
同步计数电路是74LS161的核心部分，它由一系列的JK触发器组成。
每个JK 触发器都有两个输入端，J和K，以及一个输出端Q。
同时，还有一个时钟使能输入端（CE），以及一个异步清零输入端（CLR）。
时钟信号通过时钟输入电路传递给同步计数电路的每一个JK触发器。
当时钟输入由低电平变为高电平时，触发器会根据其J和K输入端的逻辑状态进行翻转操作。
这样，每次时钟信号的上升沿到来时，同步计数电路里的每个触发器都会按照预定的顺序翻转。
异步清零电路用于将计数器的值归零。
当CLR输入端接收到低电平信号时，计数器立即将其值清零。
异步清零电路可以独立于时钟信号的状态进行操作，即使时钟处于高电平状态，也能够实现清零。
输出缓冲电路用于将计数器的值传递给其他逻辑电路。
输出缓冲电路一般由门电路和驱动电路组成，可以将计数器的值进行放大和处理，以适应其他逻辑电路的要求。
总结起来，74LS161的工作原理可以概括为以下几个步骤：1. 外部时钟信号输入到时钟输入电路。
2. 时钟输入电路处理时钟信号，并将处理后的时钟信号传递给同步计数电路。
3. 同步计数电路的JK触发器根据时钟信号和其J、K输入端的逻辑状态进行翻转操作。
4. 异步清零电路根据CLR输入端的状态执行清零操作。
5. 计数器的值通过输出缓冲电路输出给其他逻辑电路使用。
需要注意的是，74LS161是一种同步计数器，其计数器的状态变化只能在时钟信号的上升沿触发。
同时，异步清零电路可以独立于时钟信号进行操作。
因此，要正确使用74LS161计数器芯片，需要合理设置时钟信号的频率和异步清零信号的触发时机。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三 74LS161计数功能实验
实验目的：
掌握计数器74LS161功能。
要求通过清零法用74LS161设计一个十二进制计数器，通过置数法用74LS161设计一个九进制计数器，并验证电路的正确性；
实验器材：
数字逻辑实验箱一个；数字万用表一个；5V 电源一个；导线若干；
(1) 通过清零法用74LS161设计一个十二进制计数器。
实验原理图：
实验过程：通过输入脉冲，用发光二极管显示计数，并记录下显示结果。
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
74LS161
CR CP P 0 P 1 P 2 P 3 CEP GND
V CC TC Q 0 Q 1 Q 2 Q 3 CET PE 图1 74LS161引脚分布
3
&
1 74LS00
2
300
8.2K
+5V K1 74LS244
300 LED
3
&
1 74LS00 2
74LS244
300
LED
...
...
1
1
1
实验结论：
观察发光二极管显示的计数，从0000计数到1011后自动回到0000，然后循环，说明该逻辑电路是一个十二进制计数器。
（2）通过置数法用74LS161设计一个九进制计数器。
画出实验原理图
LED
实验过程：通过输入脉冲，用发光二极管显示计数，并记录下显示结果。
实验结论：
观察发光二极管显示的计数，从0000计数到1000后自动回到0000，然后循环，说明该逻辑电路是一个九进制计数器。