中山大学数字电路实验九
数字电路-实验指导书汇总
数字电路-实验指导书汇总TPE-D型系列数字电路实验箱数字逻辑电路实验指导书实验⼀门电路逻辑功能及测试实验⼆组合逻辑电路（半加器、全加器及逻辑运算）实验三时序电路测试及研究实验四集成计数器及寄存器实验⼀门电路逻辑功能及测试⼀、实验⽬的1、熟悉门电路逻辑功能。
2、熟悉数字电路实验箱及⽰波器使⽤⽅法。
⼆、实验仪器及器件1、双踪⽰波器；2、实验⽤元器件74LS00 ⼆输⼊端四与⾮门 2 ⽚74LS20 四输⼊端双与⾮门 1 ⽚74LS86 ⼆输⼊端四异或门 1 ⽚74LS04 六反相器 1 ⽚三、预习要求1、复习门电路⼯作原理及相应逻辑表达式。
2、熟悉所⽤集成电路的引线位置及各引线⽤途。
3、了解双踪⽰波器使⽤⽅法。
四、实验内容实验前检查实验箱电源是否正常。
然后选择实验⽤的集成电路，按⾃⼰设计的实验接线图接好连线，特别注意Vcc 及地线不能接错(Vcc=+5v，地线实验箱上备有)。
线接好后经实验指导教师检查⽆误可通电实验。
实验中改动接线须先断开电源，接好后在通电实验。
1、测试门电路逻辑功能⑴选⽤双四输⼊与⾮门74LS20 ⼀只，插⼊⾯包板（注意集成电路应摆正放平），按图接线，输⼊端接S1～S4(实验箱左下⾓的逻辑电平开关的输出插⼝)，输出端接实验箱上⽅的LED 电平指⽰⼆极管输⼊插⼝D1～D8中的任意⼀个。
⑵将电平开关按表置位，分别测出输出逻辑状态值及电压值填表。
表2、异或门逻辑功能测试⑴选⼆输⼊四异或门电路74LS86，按图接线，输⼊端1、2、4、5 接电平开关输出插⼝，输出端A 、B 、Y 接电平显⽰发光⼆极管。
⑵将电平开关按表的状态转换，将结果填⼊表中。
表3、逻辑电路的逻辑关系⑴⽤ 74LS00 双输⼊四与⾮门电路，按图、图接线，将输⼊输出逻辑关系分别填⼊表，表中。
⑵写出两个电路的逻辑表达式。
4、逻辑门传输延迟时间的测量⽤六反相器（⾮门）按图接线，输⼊80KHz 连续脉冲（实验箱脉冲源），⽤双踪⽰波器测输⼊、输出相位差。
数字电子技术实验指导书-徐2013版
数字电子技术实验指导书信息学院2013年2月目录第一部分基础实验实验一门电路逻辑功能测试┄┄┄┄┄┄┄┄┄┄┄┄┄1 实验二组合逻辑电路（逻辑运算及全加器）┄┄┄┄┄┄┄6 实验三组合逻辑功能器件的应用┄┄┄┄┄┄┄┄┄┄┄┄┄10 实验四多路选择器(E D A)┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄14 实验五集成触发器的逻辑功能测试┈┈┈┄┄┈┈┈┈┈16 实验六计数、译码、显示综合实验┄┄┄┄┄┈┈┈┈┈┈┄19 实验七555时基电路的应用┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄21 实验八D/A、A/D转换器┄┄┄┄┄┄┄┄┄┄┄┄┄┄22第二部分选做实验实验九CMOS门电路测试┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄33 实验十门电路的驱动能力测试┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄35 实验十一竞争冒险┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄37 实验十二数字定时器┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄40 实验十三路优先判决电路┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄42第二部分设计性实验题目 1 编码译码显示电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄44 题目2奇/偶校验电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄44 题目3巡回检测电路┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄45 题目 4 声控开关的设计与制作┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄45 题目 5 篮球竞赛24秒定时电路┄┄┄┄┄┄┄┄┄┄┄┄┄46 题目 6 电子密码锁┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄46 题目7 简易频率计的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄47 题目8 多功能数字钟┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄47附录一设计性实验报告格式┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄49 附录二常用集成块管脚排列图及部分真值┄┄┄┄┄┄┄┄┄┄┄50数字电路实验注意事项1．每次实验前，必须预习，并自行设计实验原始记录表格，提交预习报告。
2．每次实验完毕，须做好实验原始记录；关闭所有仪器的电源，关闭电源插座板上的开关；整理实验台，并在学生实验记录本上签名，并记录仪器使用情况。
中山大学数字电路期中测试试题及答案
中山大学本科生期中考试考试科目：《数字电子技术》（A 卷）学年学期：2020学年第2学期 姓 名： 学 院/系：电子与通信工程学院 学 号： 考试方式：闭卷/开卷年级专业：考试时长：90分钟班 别：警示 “考试作弊者，不授予学士学位。
”------------以下为试题区域，共4道大题，总分100分,考生请在答题纸上作答------------一、填空题（共 11 小题，每小题 2 分，共 22 分）1、串行和并行输出6位需要花费的时间间隔分别为 和2、将十进制359转换为BCD 码：将二进制数1001010转换成格雷码： 3、将BCD 码相加：00010110+00010101=4、把-68以反码和补码的形式表示成8位数分别为 和5、化简（使用狄摩根定律）AB(CD+EF)(AB+CD):6、把[()]A B AC B B C D +++转换成乘积项之和的形式：7、移位寄存器的两种基本功能分别是 和 。
8、下面电路的输出表达式为：9、有A、B、C三个信号输入，如果这三个输入信号中出现奇数个1时，输出信号X=1，否则输出为0，则输出逻辑表达式X=10、一个7段译码器/驱动器的显示如下图所示。
如果图中所示波形加在芯片的输入，则显示器显示的数字的顺序为11、如图所示，下面的串行数据通过与门加在触发器上。
假设Q初始为0，每个位时间都有一个时钟脉冲，并且PRE和CLR都是高电平，最右边的位首先输入。
则输出Q上所得的串行数据为J1：1010011 J2：0111010 J3：1111000K1：0001110 K1：1101100 K1：1010101二、单选题（共11 小题，每小题 2 分，共22 分）1、表示任意两位无符号十进制数需要（）位二进制数。
A.6B.7C.8D.92、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（）。
A. 与门B. 与非门C. 或非门D. 异或门3、逻辑函数F1、F2、F3的卡诺图如下图所示，他们之间的逻辑关系是（）。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
《数字电子技术》实验指导书
数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。
表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。
五、实验报告1.按各步骤要求填表并画逻辑图。
2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
数字电路加法器实验报告
竭诚为您提供优质文档/双击可除数字电路加法器实验报告篇一：数字电路加法器实验报告中山大学移动信息工程学院本科生实验报告（20XX学年秋季学期）课程名称：数字电路实验任课教师：王军助教：李正一、实验题目Lab9：用3种不同的方法实现4位加法器1.行为级描述的加法器2.行波进位加法器3.超前进位加法器二、实验目的1.更加熟练的运用Ise软件进行实验设计和仿真。
2.加深对verilog语言的理解和运用3.掌握加法器的原理，学会用不同层级实现方法来实现加法器三、实验内容1.实验步骤?编写文本文件并编译?软件仿真?进行硬件配置2.实验原理四、实验结果b9：Ise软件进行4位加法器的设计与实现（行为级描述的加法器）1.1.综合得出的RTL电路图图一：加法器行为级描述RTL图如图一所示，用行为级语言对加法器进行描述即可实现四位加法器。
1.2仿真波形图图二：图一：行为级加法器实现的仿真图如图二所示，当输入a，b二进制的四位数时，输出y 分别是将四位数相加。
cf是最大进位，当a与b相加之后的数大于16，则cf输出为1，其余情况输出为0。
例如，当输入为a=1000，b=0111,时，输出相应的y应为1111，cf为0。
根据加法运算，上述仿真的结果是正确的。
1.3开发板的实际效果图下图的左边前四个开关分别对应a输入从高位到低位的四位二进制数，靠近右边的四个开关别对应输入b从高位到低位的四位二进制数。
输出对应5个LeD灯，从高位到低位分别为靠近左边从左到右的五个灯。
图一：a=1000,b=0101，y=1101，cf=0效果图如上图所示，当输入为a=1000和b=0101，相应的输出为0,1101分别对应相应的第2,3,5盏灯亮图二：a=1000,b=0111，y=1111，cf=0效果图如上图所示，当输入为a=1000和b=0111，相应的输出为0,1111分别对应相应的第2,3,4，5盏灯亮图三：a=1000,b=1000，y=0000，cf=1效果图如上图所示，当输入为a=1000和b=1000，相应的输出为1,0000分别对应相应的第1盏灯亮图四：a=1110,b=1010，y=1000，cf=1效果图如上图所示，当输入为a=1110和b=1010，相应的输出为1,1000分别对应相应的第1，2盏灯亮图五：a=1110,b=1101，y=1011，cf=1效果图如上图所示，当输入为a=1110和b=1101输出为1,1011 分别对应相应的第1，2,4,5盏灯亮2.Ise软件进行4位加法器的设计与实现（行波进位加法器）2.1.综合得出的RTL电路图如上图所示，按照加法器的实验原理，对与相应的进位数c[i]，c[i]=a[i]2.2仿真波形图3.Ise软件进行4位加法器的设计与实现（超前进位加法器）3.1RTL图如图所示，根据超前进位的原理，对于相应的位数I,当a[i]＝b[i]＝1时，由相应进位为＝1，即产生进位。
数电实验报告东大
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力，加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。
中山大学数字电路与逻辑设计(A卷)及答案
（8 分）
解：
4
输入 Ai 0 0 0 0 1 1 1 1 电路图： Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 真值表 0 1 1 0 1 0 0 1
输出 Di Ci 0 1 1 1 0 0 0 1
表达式：
Di Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m4 m7 m1m2m4m7
Ci Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 m1 m2 m3 m7 m1m2m3m7
2、利用两片 74LS161，实现一个 65 进制计算器，要求各位间为十进制关系。 设计要求： ① 通过置数法和同步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 ② 通过清零法和异步级联的方式，利用两片 74LS161 实现一个 65 进制计数器。计数过程为 0－>64。 其中，一片 74LS161 作为个位计数，输出为 8421BCD 码；另外一片 74LS161 作为十位计数，输出亦为 8421BCD 码。 （12 分） 清零 CLRN 0 1 1 1 1 预置 LDN × 0 1 1 1 × × × 0 1 使能 ENT ENP × × 0 × 1 时钟 CP × ↑ × × ↑ D × d × × × 预置输入数据 C × c × × × B × b × × × A × a × × × 输出（QD 为高位） QD 0 d QC 0 c 保持 保持 计数 QB 0 b QA 0 a 异步清零 同步置数 数据保持 数据保持 加法计数 工作模式
中山大学数字电路实验九上课讲义
中山大学数字电路实验九学院：数据科学与计算机学院专业.软件工程 姓名:****** 学号.*********日期：2018年6月5日实验内容：计数器的设计预习报告原理:辱时宇逻辑电路的设汁流程:设i 十耍求1——> 原始状态图1 ---------------------- >笊简状态图 => 粘检査电路 能否自启化简—11 -1 \7<=）㈣电路图 <------------ 1 选触发器*求时钟、 输出、状态.驰动方程3、同步计数器和异步计数器同步计数器的触发信号是同一个信号口具体来说，每…级的 触发器接的都是同一个CLK 信号。
异步讣数器的每•级的触发器的CLK 信号是不同的*触发器 状态变化不是同步的。
Q1H4 = JQ- + KQ"CPjK Qcy 10 0 0 0 保 丄0 0 1 1 持 "T 0 1 0 0 清 1 0 1 1 0 零 t 1 0 0 1 置1 0 t 1 位j1 1 0 11 1t1转JKflt 发器功能卷:4、异步触发器：存在触发器逐级延迟问题。
同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。
二、预习报告内容1 使用JK触发器设计一个16进制异步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1) 真值表：11112) JKJ0=K0=1J i=K i=1J2=K2=1J3=K3=1CLK由前一个触发器的输出连接(B o连接外部CLK ) 3) proteus 仿真4) 波形图从左到右依次为Q0Q1Q2Q3VSM LogicAnalyserA为外部CLK A1-A4分别为Q0Q1Q2Q3，成功实现。
内容2 使用JK 触发器设计一个16进制同步加法计数器，并用逻辑分 析仪观察并记录CP 和每一位的输出波形。
1) 真值表同内容1. 2)控制函数：J )=K )=1 J i =K 1=Q o J?=K>=Q o Q 1J 3 = K 3=Q O Q 1Q 2所有触发器CLK 为同一个3) Proteus 仿真4)波形图A 为 CLK A1-A4 分别为 Q 0Q 1Q 2Q3|ruH.1.,,丄 *■ 4K K B>MillMAI蛊錶需VSM Logic Analyser内容3 使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。
中山大学数字电路与逻辑设计实验报告材料
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
中山大学计算机原理-接口技术实验报告模板-实验一-实验二
实验报告实验人：学号：日期：院（系）：专业（班级）：实验题目：I/O地址译码实验、简单并行接口[实验一] I/O地址译码一. 实验目的掌握I/O地址译码电路的工作原理；了解实验台结构功能及其I/O译码电路的使用方法；复习D触发器的工作原理。
二. 实验原理实验电路如图所示，其中74LS74为D触发器，可直接使用实验台上数字电路实验区的D触发器,74LS138为地址译码器。
译码输出端Y0～Y7在实验台上“I/O 地址”输出端引出，每个输出端包含8个地址，Y0：280H～287H，Y1：288H～28FH，……当CPU执行I/ O指令且地址在280H～2BFH范围内，则译码器选中，必有一根译码线输出负脉冲。
例如：执行下面两条指令MOV DX，2A0HOUT DX，AL（或IN AL，DX）Y4输出一个负脉冲。
利用这个负脉冲控制L7闪烁发光（亮、灭、亮、灭、……），时间间隔通过软件延时实现。
注意：命令中的端口地址是根据PCI卡的基址再加上偏移量计算出来的，不同的微机器PCI卡的基址可能不同，需要事先查找出来，查找方法见本书相关部分中的介绍。
三. 实验内容1、按要求连接实验台数据线，并打开TPC-USB实验机。
注意检查硬件是否连接以及驱动是否正常安装。
2、在TPC-USB集成开发环境下编写控制程序，并调试。
注意：要使译码器电路输出一个负脉冲，必须使用输入或输出指令，并且其地址为译码器输出的对应地址。
对于Y5为2A8H；实验电路中D触发器CLK端输入脉冲时，上升沿使Q 端输出高电平L7发光，CD端加低电平L7灭；为实现亮、灭、亮、灭、……程序必须循环，而且亮和灭的间隔取决于软件延迟时间（延迟通过一段循环程序实现，通过控制循环次数，使在实验所用的主机频率下，使亮灭显示非常明显清晰）程序中最好检查是否有键按下，若有，则停止循环，返回DOS。
可以通过改变连至D触发器的译码输出线以检验译码电路的输出。
四. 实验器材实验所用器材1、TPC-USB通用微机接口实验系统（包含TPC-USB实验台及对应的TPC-USB实验系统集成开发环境）2、若干导线五. 实验分析与设计编程分析：一般的CPU频率在2.0-3.0MHz左右，即处理一个数据大概花费10-7s，而人的肉眼至少要在0.1s以上才能分辨出两次闪烁，而一个ffffH的循环才仅仅是0.05s 左右，所以必须要有多个ffffH的循环，才能使得两次闪烁间隔可以被分辨。
数电实验-实验七
中山大学数字电路与逻辑设计实验报告SUN YAT-SEN UNIVERSITY院（系）学号17339072专业实验人欧雪莹实验题目：实验七译码显示电路一．实验目的（1）掌握中规模集成译码器的逻辑功能和抵用方法（2）熟悉数码管的使用二．实验器件（1）数字电路实验箱、数字万用表、示波器。
（2）器件：74LS48,74LS194,74LS73,74LS00三．实验内容（1）使用显示内容决定显示位置的方法显示学号（2）使用显示位置决定显示内容的方法显示学号四．实验原理1.数码显示译码器BCD码七段译码驱动器-----74LS48,用来驱动共阴极。
在实验箱上使用了两个四位数码管，对应已经连接好74LS48，实验时无需再练线，74LS48只保留引出了A0、A1、A2、A3四个引脚。
2.四节拍发生器在第一个脉冲的上升沿到达后，置入0111，在CP作用下依次为1011,1101,1110，在第四个CP下降沿到达后又使Q=1，实现第二个循环。
2.扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应,虽然在某一时刻只有一个数码管在显示,但人眼看到的是多个数码管“同时”被点亮的效果。
由选通信号控制多路开关,先后送出由高位到低位(或由低位到高位)一位十进制的BCD码。
3.具体实验方法有两种，一是内容决定显示位置。
二是位置决定显示内容。
下面是具体的设计过程：（1）显示内容决定显示位置将脉冲信号输入74LS197作为十六进制计数器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。
并将74LS197的低三位输出作为译码器74LS138的输入，译码器输出分别接到74LS48对应输入端即可实现0~7的译码。
通过对74LS197的输出做逻辑运算在（当输出位1001时，将其运算为0，输入到74LS48对应端口）实现9的译码。
（2）显示位置决定显示内容通过74LS194作为四节拍顺序脉冲发生器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。
中山大学电路基础实验8报告
中山大学电路基础实验8报告一、实习内容：（1）学习识别简单的电子元件与电子线路；（2）自学并掌控收音机的工作原理；（3）按照图纸焊接元件，组装一台收音机，并掌握其调试方法。
二、进修器材了解：（1）电烙铁：由于焊接的元件多，所以使用的是外热式电烙铁，功率为30w，烙铁头是铜制。
（2）螺丝刀、镊子等必不可少工具。
（3）松香和锡，由于锡它的熔点低，焊接时，焊锡能迅速散步在金属表面焊接牢固，焊点光亮美观。
（4）两节5号电池。
三、实习目的：电子技术进修的主要目的就是培育我们的动手能力，同金工进修的意义就是一样的，金工进修建议我们都日常的机械车床，劳动工具能娴熟采用，能自己动手作出一个松讷的东西去。
而电子技术进修就要我们对电子元器件辨识，适当工具的操作方式，有关仪器的采用，电子设备制作、装调的全过程，掌控搜寻及确定电子电路故障的常用方法有个更加可循的体验，无法在直面这样的东西时还像是以前那样一筹莫展。
有利于我们对理论知识的认知，协助我们自学专业知识。
并使我们对电子元件及收音机的装机与调试存有一定的感性和理性认识，踢不好日后深入细致自学电子技术基础。
同时进修并使我赢得了收音机的实际生产科学知识和加装技能，培育理论联系实际的能力，提升分析问题和解决问题的能力，进一步增强单一制工作的能力。
同时也培育同学之间的团队合作、共同深入探讨、共同前进的精神。
具体目的如下：熟识手工焊锡的常用工具的采用及其保护与维修。
基本掌握手工电烙铁的焊接技术，能够独立的完成简单电子产品的安装与焊接。
熟悉电子产品的安装工艺的生产流程。
熟识印制电路板设计的步骤和方法，熟识手工制作印制电板的工艺流程，能根据电路原理图，元器件实物设计并制作印制电路板。
熟悉常用电子器件的类别、型号、规格、性能及其使用范围，能查阅有关的电子器件图书。
能恰当辨识和采用常用的电子器件，并且能娴熟采用普通万用表和数字万用表。
了解电子产品的焊接、调试与维修方法。
四、原理详述：频率范围：中波～khz中频：khz灵敏度：小于lmv／m选择性：大于16db输出功率：56mw～mwzx-型收音机电路原理图（一）调谐、变频电路（二）中频压缩电路（三）检波器及自动增益控制电路检波电路主要由检波三极管bg4、滤波电容c8和检波电阻r9、w共同组成。
中山大学计算机组成原理实验报告
实验报告实验人：郑熙霖学号：09388334 日期：2011-04-10 院（系）：软件学院专业（班级）：09软件工程（数字媒体技术）实验题目：TEC-2实验计算机运算器实验一. 实验目的1．了解和掌握Am2901运算器的组成结构和工作原理2．认识和掌握TEC-2机运算器的组成和工作原理3．了解和掌握TEC-2机运算器相关控制信号的含义和使用方法4．了解和掌握运算器的进位时间的测试方法，及进一步掌握双踪示波器的使用方法。
二. 实验原理（一）概述运算器部件是计算器五大功能部件中的数据加工部件。
运算器的首要功能是完成对数据的算术和逻辑运算，由算术逻辑运算部件（ALU）实现，它在给出运算结果的同时，还给出运算结果的标志，如溢出否、进位否、结果为零否和符号正负等，这些标志都保存在一个状态寄存器中。
运算器的第二项功能，是暂存将参加运算的数据和中间结果，由其内部的一组寄存器来承担。
因为这些寄存器可以被汇编程序直接访问与使用，因此将他们称为通用寄存器，以区别于那些计算机内部设置的、不能为汇编程序员访问的专用寄存器。
为了用硬件线路完成乘除指令运算，运算器内一般还有一个能自行左右移位的专用寄存器，称为乘商寄存器。
TEC-2试验机的运算核心组成部分是Am2901。
Am2901芯片是一个4位的位片结构的完整的运算器部件。
（二）Am2901运算器1．Am2901芯片内部组成结构图I Am2901内部结构图①4 位的ALU，实现实种运算功能，其每一位上的2个输入端数据分别用R和S表示，则这8种功能是R+S，S-R，R-S 3种算术运算和R S， R S， /R S， R S，/（R S）5咱逻辑运算，这8种功能的选择控制，是用外部送入的3位编码值I5—I3实现的。
ALU还能给出CN+4，F，OVR和F = 0000 4位状态信息，并能接收最低位的一个进位输入信号CN。
ALU 还给出了超前进位信号/G和/P。
② 16个4位的通用寄存器组，用R0-R15表示，和1个4位的Q寄存器。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为S、A、B,其中S为功能选择口。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：通过卡诺图可得：Y=A B+A BSAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn。
（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z 即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程及出现的问题：按如图所示接好电路问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。
4、实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数字电路全部实验
数字电子技术实验报告实验一门电路逻辑功能及测试 (1)实验二数据选择器与应用 (4)实验三触发器及其应用 (8)实验四计数器及其应用 (11)实验五数码管显示控制电路设计 (17)实验六交通信号控制电路 (19)实验七汽车尾灯电路设计 (25)创建时间：2010-12-6 19:04:00班级：12电实验一门电路逻辑功能及测试一、实验目的：1.加深了解TTL逻辑门电路的参数意义。
2.掌握各种TTL门电路的逻辑功能。
3.掌握验证逻辑门电路功能的方法。
4.掌握空闲输入端的处理方法。
二、实验设备：THD—4数字电路实验箱，数字双踪示波器，函数信号发射器，74LS00二输入端四与非门，导线若干。
三、实验步骤及内容：1.测试门电路逻辑功能。
选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平用与非门实现与逻辑、或逻辑和异或逻辑。
用74LS00实现与逻辑。
用74LS00实现或逻辑。
用74LS00实现异或逻辑。
2.按实验要求画出逻辑图，记录实验结果。
3.实验数据与结果将74LS00二输入端输入信号分别设为信号A 、B用74LS00实现与逻辑 1A B A B =∙ 逻辑电路如下：12374LS00AN45674LS00ANA BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：创建时间：2010-12-6 19:04:001、 用74LS00实现或逻辑11A B A B A B +=∙=∙∙∙逻辑电路如下12374LS00AN45674LS00AN 910874LS00ANcU1A BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：2、 用74LS00实现异或逻辑 A B AB BA AB BA ABB ABA ⊕=+=∙=∙ 逻辑电路如下：A 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：创建时间：2010-12-6 19:04:00实验二数据选择器及其应用一、实验目的1.通过实验的方法学习数据选择器的电路结构和特点。
中山大学模拟电路实验-BJT单管共射电压放大电路(模板)
实验一：BJT单管共射电压放大电路一、实验目的1、掌握放大电路静态工作点的测试方法，分析静态工作点对放大器性能的影响。
2、掌握放大电路的动态性能（电压增益、输入电阻、输出电阻、最大不失真输出电压以及幅频特性）的测试方法。
3、进一步熟练常用电子仪器的使用。
二、实验原理三、实验设备与器件1，+12V直流稳压电源2、函数信号发生器3、双踪示波器4、交流毫伏表5，晶体三极管、电阻器，电容器若干四、实验内容1,、调试静态工作点接通直流电源前，先将R W调至最大，函数信号发生器输出旋钮旋至零。
接通+12V电2、测量电压放大倍数在放大电路输入端加入频率为1kHz的正弦信号vs，调节函数信号发生器的输出旋钮是放大电路的输入信号v i=5mV左右，同时用示波器观察放大电路输出电压vo波形，在波形不失真的条件下用交流豪富表测量下述三种情况下的vo值，并用双踪示波器观察Vo 和Vi的相位关系，记入下表。
i3、观察静态工作点对电压放大倍数的影响置Rc=2kΩ，R L=∞，Vi适量，调节R w，用示波器见识输出电压波形，在v o不失真的条件下，测量数组I c和V o值，记入下表。
L ic 时，要先将信号源输出旋钮旋至零（即使V i=0）4、观察静态工作点对输出波形失真的影响置Rc=2KΩ，Rl=2KΩ，Vi=0，调节Rw使得Ic=2mA，测出V CE值，再逐步加入输入信号，使得输出电压V O足够大但不失真。
然后保持输入信号不变，分别增大和减小Rw，使波形出现失真，绘出V O的波形，并测出失真情况下的Ic和V CE值，记入表1-4中。
每次测量Ic和V CE时都要将信号源的输出旋钮旋至0.表1-4 Rc=2KΩRl=2KΩVi=12mV5、测量最大不失真输出电压置Rc=2KΩ，Rl=2KΩ，按照实验原理4中所述方法，同时调节输入信号的幅度和电位器Rw，用示波器和交流毫伏表测量V opp及V o值，记入表1-5.6、测量输入电阻和输出电阻置R C=2 KΩ，R L=2 KΩ，I C= 2.0mA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学院: 数据科学与计算机学院专业：软件工程:******学号：********* 日期：2018年 6月 5日实验容：计数器的设计
预习报告
4、异步触发器：存在触发器逐级延迟问题。
同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。
二、预习报告
容1使用JK触发器设计一个16进制异步加法计数器，并用
逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表：
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
2）选用JK触发器，控制函数：
J0=K0=1
J1=K1=1
J2=K2=1
J3=K3=1
CLK由前一个触发器的输出连接（B0连接外部CLK）3）proteus仿真
从左到右依次为Q0Q1Q2Q3
4）波形图
A0为外部CLK，A1-A4分别为Q0Q1Q2Q3，成功实现。
容2使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表同容1.
2）控制函数：
J0=K0=1
J1=K1=Q0
J2=K2=Q0Q1
J3=K3=Q0Q1Q2
所有触发器CLK为同一个
3）P roteus仿真
4）波形图
A0为CLK，A1-A4分别为Q0Q1Q2Q3
容3使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。
要求在实验箱上设计实现左移或
右移功能；在proteus软件上实现置零，保持，左移，右移，并行
送数功能。
1）功能表
2）逻辑表达式
保持：Q N+1 = Q N
右移：Q3N+1 = Q0 ,Q2N+1 = Q3 , Q1N+1 = Q2 , Q0N+1 = Q2
左移：Q3N+1 = Q2 ,Q2N+1 = Q1 , Q1N+1 = Q0 , Q0N+1 = Q3
并行送数：Q3N+1 = A ,Q2N+1 = B , Q3N+1 = C , Q3N+1 = D
注意：由于用到了数据选择器，右边的Q n为数据选择器的输出而不是JK触发器的输出
3）P roteus仿真
由于布局的原因，开关为00为并行送数，01为保持，10为左移，11为右移
A）并行送数
控制函数为：J n = D n, K n= （D = A、B、C、D）
Proteus电路图：A、B、C、D为并行送数的数据
B）保持
控制函数为：J n = Q n,K n=
Proteus电路图：
C) 左移
J3 = Q2, K3=
J2 = Q1, K2=
J1 = Q0, K1=
J0 = Q3, K0= Proteus电路图：
D) 右移
J3 = Q2, K3=
J2 = Q1, K2=
J1 = Q0, K1=
J0 = Q3, K0= Proteus电路图：
E)总图：。