数字电路习题库

一、选择题
1、时序电路可由（ ）组成。

A.门电路
B.触发器或触发器和门电路
C.触发器或门电路
D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ ）。

A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路由门电路和（ ）组合而成
A.触发器
B.寄存器
C.加法器
D.译码器 4、时序电路的输出状态的改变（ ）。

A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关 5、时序逻辑电路中一定包含（）。

A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器 6、时序逻辑电路中必须有（）。

A.输入逻辑变量
B.时钟信号
C.计数器
D.编码器
7、有一个与非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1
， 则输
入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S 8、有一个或非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输
入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S 9、有一个与非门构成的基本RS 触发器，欲使该触发器01
=+n Q
， 则输入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S 10、有一个或非门构成的基本RS 触发器，欲使该触发器01
=+n Q
， 则输入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S 11、有一个与非门构成的基本RS 触发器，欲使该触发器11
=+n Q
， 则输入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S 12、有一个或非门构成的基本RS 触发器，欲使该触发器11
=+n Q
， 则输入信号应为（）。

A.0==R S
B. 1==R S
C. 0,1==R S
D. 1,0==R S
13、对于JK 触发器，输入1,0==K J ，CP 脉冲作用后，触发器的次态应为（）。

A.0
B.1
C.保持原状态
D.翻转
14、对于JK 触发器，输入0,1==K J ，CP 脉冲作用后，触发器的次态应为（）。

A.0 B.1 C.保持原状态 D.翻转
15、对于JK 触发器，输入0,0==K J ，CP 脉冲作用后，触发器的次态应为（）。

A.0 B.1 C.保持原状态 D.翻转
16、对于JK 触发器，输入1,1==K J ，CP 脉冲作用后，触发器的次态应为（）。

A.0 B.1 C.保持原状态 D.翻转 17、下列触发器中没有约束条件的是（）。

A.基本RS 触发器
B.主从RS 触发器
C.钟控RS 触发器
D.边沿D 触发器 18、下列触发器中有约束条件的是（）。

A.基本RS 触发器
B.钟控D 触发器
C.主从JK 触发器
D.边沿D 触发器 19、下列触发器中存在空翻现象的是（）。

A.基本RS 触发器
B.主从D 触发器
C.钟控D 触发器
D.边沿D 触发器 20、下列触发器中存在一次翻转现象的是（）。

A.基本RS 触发器
B.主从D 触发器
C.钟控D 触发器
D.边沿D 触发器
21、若将D 触发器的D 端连在Q 端上，经过100个脉冲作用后，它的次态0)100(=+T Q ，则现态)(T Q 应为（）。

A. 0)(=T Q
B. 1)(=T Q
C.与现态)(T Q 无关
D.无法判断
22、若将D 触发器的D 端连在Q 端上，经过50个脉冲作用后，它的次态0)50(=+T Q ，则现态)(T Q 应为（）。

A. 0)(=T Q
B. 1)(=T Q
C.与现态)(T Q 无关
D.无法判断
23、若将D 触发器的D 端连在Q 端上，经过100个脉冲作用后，它的次态0)100(=+T Q ，则现态)(T Q 应为（）。

A. 0)(=T Q
B. 1)(=T Q
C.与现态)(T Q 无关
D.无法判断
24、若将D 触发器的D 端连在Q 端上，经过50个脉冲作用后，它的次态0)50(=+T Q ，则现态)(T Q 应为（）。

A. 0)(=T Q
B. 1)(=T Q
C.与现态)(T Q 无关
D.无法判断
25、电路如图所示，在（）条件下，D D R S ,才能起到直接置位和复位的作用。

A.CP=1
B.CP=0
C.与CP 无关，与R 、S 无关
D.与CP 无关，与R 、S 有关 26、电路如图所示，若输入CP 脉冲的频率为20KHz ，则输出Z 的频率为（）。

A.20KHz B.10KHz C.5KHz D.40KHz
27、电路如图所示，若输入CP 脉冲的频率为20KHz ，则输出Z 的频率为（）。

A.20KHz B.10KHz C.5KHz D.40KHz
28、电路如图所示，经过CP 脉冲作用后，欲使n n Q Q =+1，则A 、B 输入应为（）。

A.0,0==B A B. 1,1==B A C. 1,0==B A D. 0,1==B A
29、JK 触发器在CP 脉冲的作用下，欲使n n Q Q =+1，则输入信号不应为（）。

A.1==K J B. Q K Q J ==, C. Q K Q J ==, D. 1,==K Q J 30、JK 触发器在CP 脉冲的作用下，欲使n n Q Q
=+1
，则输入信号不应为（）。

A. 0==K J
B. Q K Q J ==,
C. Q K Q J ==,
D. 0,==K Q J
31、如图所示电路中，不能完成n n Q Q
=+1
逻辑功能的电路有（）。

32、如图所示电路中，不能完成n
n Q Q =+1逻辑功能的电路有（）。

33、下列选项中不是描述触发器逻辑功能的方法是（）。

A.状态转移真值表
B.特征方程
C.状态转移图
D.波形图 34、用n 个触发器构成计数器，可得到的最大计数长度为（）。

A.n B. n 2 C. 2
n D. n
2
35、米勒型时序电路的输出（）。

A.只与当前外输入有关
B.只与内部状态有关
C.与外输入和内部状态都有关
D.与外输入和内部状态都无关 36、摩尔型时序电路的输出（）。

A. 只与当前外输入有关
B.只与电路内部状态有关
C.既与外输入也与内部状态有关
D. 与外输入和内部状态都无关 37、n 个触发器构成的扭环型计数器中，有效状态有（）个。

A.n
B. n 2
C. n n
22- D. 1
2-n
38、同步时序电路和异步时序电路比较，其差异在于后者（）。

A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
39、同步计数器和异步计数器比较，同步计数器的显著优点是（）。

A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制
40、一个8421BCD码计数器至少需要（）个触发器。

A.3
B.4
C.5
D.10
41、一个13进制计数器至少需要（）个触发器。

A.2
B.3
C.4
D.5
42、一个6进制计数器至少需要（）个触发器。

A.2
B.3
C.4
D.5
43、一个17进制计数器至少需要（）个触发器。

A.2
B.3
C.4
D.5
44、一个四位二进制码减法计数器的起始值为1001，经过10个时钟脉冲作用之后的值为（）。

A.1100
B.0100
C.1101
D.0101
46、一个四位二进制码加法计数器的起始值为0011，经过5个时钟脉冲作用之后的值为（）。

A.1000
B.0100
C.1101
D.0101
47、下列计数器中按计数的模数分类属于十进制计数器的是（）。

A.74160
B.74161
C.74163
D.74290
48、下列计数器中按时钟脉冲信号的特点分类属于异步计数器的是（）
A.74160
B.74161
C.74163
D.74290
49、下列触发器中，（）触发器的逻辑功能最多
A.RS
B.JK
C.T
D.D
50、74161的起始值是1101，经过5个时钟脉冲作用之后的值为（）。

A.1110
B.1111
C.0001
D.0010
二、填空题
1、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻（）的状态，而且还与电路（）有关，因此时序逻辑电路具有（）。

2、时序逻辑电路在结构上一定包含（），而且它的输出还必须（）到输入端，与（）一起决定电路的输出状态。

3、同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下进行的；异步时序逻辑电路中，各触发器的时钟信号（），因而触发器状态的变化并不都是（）的。

4、同步时序电路和异步时序电路的区别是（）。

5、一个触发器有（）个稳态，它可记录（）二进制编码，储存8位二进制信息需要（）个触发器。

6、有两个触发器构成的同步时序电路最多能记忆（）个稳态。

7、有三个触发器构成的同步时序电路最多能记忆（）个稳态。

8、有四个触发器构成的同步时序电路最多能记忆（）个稳态。

9、有五个触发器构成的同步时序电路最多能记忆（）个稳态。

10、设计一个12进制计数器需要（）个触发器。

11、设计一个4进制计数器需要（）个触发器。

12、设计一个20进制计数器需要（）个触发器。

13、设计一个36进制计数器需要（）个触发器。

14、触发器如图所示，若触发器异步置零，须使D S =（），D R ＝（），而与（）和（）无关。

15、触发器如图所示，若触发器同步置零，须使D S =（）,D R ＝（）,S =（）,R ＝（）。

16、由两个与非门构成的基本RS 触发器的特征方程是=+1
n Q （），约束方程是（）。

17、由两个或非门构成的基本RS 触发器的特征方程是=+1
n Q （），约束方程是（）。

18、JK 触发器的次态方程是=+1
n Q （）。

19、D 触发器的次态方程是=+1
n Q
（）。

20、对于D 触发器，欲使=+1
n Q 1，输入D=（）。

21、对于D 触发器，欲使=+1
n Q
0，输入D=（）。

22、对于JK 触发器，若J K =，则可完成（）触发器的逻辑功能。

23、对于JK 触发器，欲使n n Q Q =+1，输入J ＝（），K ＝（）。

24、对于JK 触发器，欲使n n Q Q =+1
，输入J ＝（），K ＝（）。

25、对于JK 触发器，欲使11
=+n Q
，输入J ＝（），K ＝（）。

26、在CP 作用下，具有图（3）所示功能的触发器是（）触发器。

27、在图所示电路中，设现态0012=Q Q ，经三个脉冲作用后，12,Q Q 的状态为（）。

28、在图所示电路中，设现态0012=Q Q ，经5个脉冲作用后，12,Q Q 的状态为（）。

29、在图所示电路中，设现态000123=Q Q Q ，经过五个脉冲作用后，123,,Q Q Q 的状态应为（）。

30、在图所示电路中，CP 脉冲的频率为2KHz ，则输出端Q 的频率为（）。

31、在图所示电路中，CP 脉冲的频率为6KHz ，则输出端Q 的频率为（）。

32、在图所示电路中，CP 脉冲的频率为4KHz ，则输出端Q 的频率为（）。

33、在图所示电路中，21,,,R R R R B A 分别为四位移位寄存器，其移位方向如图中所示。

设
B A R R ,内已存有二进制数码，则在第4个脉冲作用后，移位寄存器1R 中的数码是（），2R 中
的数码是（）。

34、在图所示电路中，D S 为异步置1端，D R 为异步置0端，状态按1234Q Q Q Q 排序，在预置脉冲作用后，再经过3个CP 脉冲作用，电路状态1234Q Q Q Q ＝（）。

CP
35、用来表示时序电路的状态转换规律及相应的输入、输出关系的有向图称为（）。

36、计数器中有效状态的数目称为计数器的（）。

37、电路如图所示，若在输出端Z 得到10KHz 的矩形波，则该电路时钟脉冲CP 的频率是（）。

38、某时序电路的状态图如图所示，该电路至少需用（）个触发器，至少需要（）个控制输入端。

39、如图所示电路是（）步、（）进制、（）法计数器。

40、某时序电路的状态转移表如下表所示，则该电路是（）进制计数器，电路（）自启动。

41、八位移位寄存器，串行输入时经（）个CP 脉冲后，8位数码全部移入寄存器中。

若该寄存器已存满8位数码，欲将其串行输出，则需经过（）个CP 脉冲后，数码才能全部输出。

J K Q Q 11CP
J K Q Q
2&Z
0S 1S 2S 3S 4S 5S D Q Q CP D Q Q
12
42、如图所示的时序电路中，若初始状态1234Q Q Q Q ＝0000，则输出序列Z ＝（）；若初始状态1234Q Q Q Q ＝0101，则输出序列Z=（）。

43、在某计数器的三个触发器输出端321,,Q Q Q 观察到如图示的波形，由波形可知该计数器是（）进制计数器。

44、某移位寄存器的时钟脉冲频率是100KHz ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。

45、某移位寄存器的时钟脉冲频率是100KHz ，欲将40位数据存入该寄存器中，完成该操作需要（）时间。

46、由两级触发器构成的同步时序电路的状态转移真值表如下表所示，该电路的逻辑功能是（）。

当X ＝0时，电路状态12Q Q 按（）计数；当X ＝1时，电路状态按（）计数。

D
Q
Q CP
D
Q
Q 1
2
D
Q
Q 3
D
Q
Q
4
Z
CP 1Q 2Q 3
Q
47、某一时序电路，E，I为输入，状态转移真值表如表所示，若采用D触发器来实现，则D 端控制输入方程为（）。

48、在同步计数器中，所有触发器的时钟都与（）时钟脉冲源连在一起，每个触发器的（）变化都与时钟脉冲同步。

49、在米勒型电路中，输入信号不仅取决于（）的状态，还取决于（）的状态。

50、在摩尔型电路中，其输出状态仅取决于（），该电路没有（）。

51、在RS、JK、T和D触发器中，（）触发器的逻辑功能最多。

52、如图所示的数字逻辑部件。

其中各方框中均是用模N的计数器作N次分频器，则①处的频率是（），②处的频率是（），③处的频率是（）。

三、分析设计题
1、分析如图所示时序电路的逻辑功能。

并检查电路是否具有自启动功能。

2、分析如图所示时序电路的逻辑功能。

并检查电路是否具有自启动功能。

3、分析如图所示时序电路的逻辑功能。

并检查电路是否具有自启动功能。

4、分析如图所示时序电路的逻辑功能。

并检查电路是否具有自启动功能。

6、分析如图所示时序电路的逻辑功能，并检查电路是否具有自启动功能。

7、分析如图所示时序电路的逻辑功能，并检查电路是否具有自启动功能。

8、分析如图所示时序电路的逻辑功能，并检查电路是否具有自启动功能。

9、分析如图所示时序电路的逻辑功能，并检查电路是否具有自启动功能。

11、采用JK 触发器设计具有自启动功能的同步五进制计数器。

已知状态转移过程的编码是
110101001100011110→→→→→，请画出计数器的逻辑图。

12、用D 触发器设计按循环码规律工作的六进制同步计数器。

其编码顺序为
000100101111011001000→→→→→→ 13、用JK 触发器设计具有以下特点的计数器：
（1）计数器具有两个控制输入1C 和2C ，1C 用以控制计数器的模数，2C 用以控制计数器
的增减；
（2）若1C ＝0，计数器的模为3；如果1C ＝1，则计数器的模为4； （3）若2C ＝0，则为加法计数器；若2C ＝1，则为减法计数器。

画出计数器逻辑图。

14、利用D 触发器和门电路设计产生101001的脉冲序列信号发生器。

15、用D 触发器及门电路设计一个十一进制计数器，并检查是否具有自启动功能。

16、用D 触发器及门电路设计一个四进制计数器，并检查是否具有自启动功能。

17、用D 触发器及门电路设计一个八进制计数器，并检查是否具有自启动功能。

18、用D 触发器及门电路设计一个十进制计数器，并检查是否具有自启动功能。

19、用JK 触发器及门电路设计一个十一进制计数器，并检查是否具有自启动功能。

20、用JK 触发器及门电路设计一个四进制计数器，并检查是否具有自启动功能。

21、用JK 触发器及门电路设计一个八进制计数器，并检查是否具有自启动功能。

22、用JK 触发器及门电路设计一个十进制计数器，并检查是否具有自启动功能。

23、用JK 触发器设计一个按自然二进制数顺序变化的同步五进制加法计数器。

24、用JK 触发器设计一个按自然二进制数顺序变化的同步五进制减法计数器。

25、用D 触发器设计一个按自然二进制数顺序变化的同步五进制加法计数器。

26、用D 触发器设计一个按自然二进制数顺序变化的同步五进制减法计数器。

27、设计模7同步计数器（触发器自选）。

28、设计模5同步计数器（触发器自选）。

29、设计一个用M 信号控制的五进制同步计数器，要求：
（1）当M ＝0时，在时钟作用下按加1顺序计数；
（2）当M ＝1时，在时钟作用下按加2顺序计数（即0，2，4……）； 30、试用161实现一个5进制计数器，可以附加必要的门电路。

31、试用161实现一个6进制计数器，可以附加必要的门电路。

32、试用161实现一个7进制计数器，可以附加必要的门电路。

33、试用161实现一个10进制计数器，可以附加必要的门电路。

34、试用161实现一个12进制计数器，可以附加必要的门电路。

35、试用161实现一个13进制计数器，可以附加必要的门电路。

36、试用161实现一个20进制计数器，可以附加必要的门电路。

37、试用161实现一个21进制计数器，可以附加必要的门电路。

38、试用161实现一个26进制计数器，可以附加必要的门电路。

39、试用161实现一个32进制计数器，可以附加必要的门电路。

40、试用161实现一个54进制计数器，可以附加必要的门电路。

41、试用161实现一个123进制计数器，可以附加必要的门电路。

42、试用161实现一个247进制计数器，可以附加必要的门电路。

43、试用161实现一个5进制(3～7计数)，可以附加必要的门电路。

44、试用161实现一个13进制（1～13计数），可以附加必要的门电路。

45、试用161实现一个13进制（2～14计数），可以附加必要的门电路。

46、试用161实现一个27进制（3～29计数），可以附加必要的门电路。

47、试用163实现一个5进制计数器，可以附加必要的门电路。

48、试用163实现一个7进制计数器，可以附加必要的门电路。

49、试用163实现一个10进制计数器，可以附加必要的门电路。

50、试用163实现一个12进制计数器，可以附加必要的门电路。

51、试用163实现一个20进制计数器，可以附加必要的门电路。

52、试用163实现一个26进制计数器，可以附加必要的门电路。

53、试用163实现一个32进制计数器，可以附加必要的门电路。

54、试用163实现一个54进制计数器，可以附加必要的门电路。

55、试用163实现一个123进制计数器，可以附加必要的门电路。

56、试用163实现一个247进制计数器，可以附加必要的门电路。

57、试用163实现一个5进制(3～7计数)，可以附加必要的门电路。

58、试用163实现一个13进制（1～13计数），可以附加必要的门电路。

59、试用163实现一个13进制（2～14计数），可以附加必要的门电路。

60、试用163实现一个27进制（3～29计数），可以附加必要的门电路。

61、试用160设计一个5进制计数器，可以附加必要的门电路。

62、试用160设计一个8进制计数器，可以附加必要的门电路。

63、试用160设计一个9进制计数器，可以附加必要的门电路。

64、试用160设计一个11进制计数器，可以附加必要的门电路。

65、试用160设计一个13进制计数器，可以附加必要的门电路。

66、试用160设计一个18进制计数器，可以附加必要的门电路。

67、试用160设计一个30进制计数器，可以附加必要的门电路。

68、试用160设计一个45进制计数器，可以附加必要的门电路。

69、试用160实现一个123进制计数器，可以附加必要的门电路。

70、试用160实现一个247进制计数器，可以附加必要的门电路。

71、试用160设计一个365进制计数器，可以附加必要的门电路。

72、试用160设计一个5进制(3～7计数)，可以附加必要的门电路。

73、试用160设计一个13进制（1～13计数），可以附加必要的门电路。

74、试用160设计一个13进制（2～14计数），可以附加必要的门电路。

75、试用160设计一个27进制（3～29计数），可以附加必要的门电路。

76、某铅笔厂为了统计需要，要求设计一个48进制计数器，试画出利用集成计数器161构成的电路。

77、194各需要几个CP移位脉冲，才可以分别实现串行/并行输出。

构成的计数器电路如图所示，试分析它为几进制。

79、用160
81、用160构成的计数器电路如图所示，试分析它为几进制。

82、用160构成的计数器电路如图所示，试分析它为几进制。

84、用161构成的计数器电路如图所示，试分析它为几进制。

85、用161构成的计数器电路如图所示，试分析它为几进制。

1
86、用161构成的计数器电路如图所示，试分析它为几进制。

88、用161构成的计数器电路如图所示，试分析它为几进制。

89、用161构成的计数器电路如图所示，试分析它为几进制。

90、用161构成的计数器电路如图所示，试分析它为几进制。

91、用161构成的计数器电路如图所示，试分析它为几进制。

92、用161构成的计数器电路如图所示，试分析它为几进制。

93、用161构成的计数器电路如图所示，试分析它为几进制。

94、用161构成的计数器电路如图所示，试分析它为几进制。

95、用161构成的计数器电路如图所示，试分析它为几进制。

96、用161构成的计数器电路如图所示，试分析它为几进制。

97、用161构成的计数器电路如图所示，试分析它为几进制。

98、用161构成的计数器电路如图所示，试分析它为几进制。

Y 99、用161构成的计数器电路如图所示，试分析它为几进制。

100、用161构成的计数器电路如图所示，试分析它为几进制。