人邮社数字电路逻辑设计习题答案

习题参考解答
第1章基本知识
1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，
或者说是离散的，这类信号有时又称为离散信号。

例如，在数字系统
中的脉冲信号、开关状态等。

模拟信号：指在时间上和数值上均作连续变化的信号。

例如，温
度、交流电压等信号。

2．数字系统中为什么要采用二进制？
答案：二进制具有运算简单、物理实现容易、存储和传送方便、
可靠等优点。

3．机器数中引入反码和补码的主要目的是什么？
答案：将减法运算转化为加法运算，统一加、减运算，使运算更
方便。

4．BCD码与二进制数的区别是什么?
答案：二进制数是一种具有独立进位制的数，而BCD码是用二进
制编码表示的十进制数。

5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什
么？
答案：两个余3码表示的十进制数相加时，对运算结果修正的方
法是：如果有进位，则结果加3；如果无进位，则结果减3。

为了解
决四位二进制运算高位产生的进位与一位十进制运算产生的进位之
间的差值。

6．奇偶检验码有哪些优点和不足？
答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电
路也简单。

缺点是只有检错能力，没有纠错能力，其次只能发现单错，
不能发现双错。

7．按二进制运算法则计算下列各式。

答案：（1）110001 （2）110.11 （3）10000111 （4）101
8．将下列二进制数转换成十进制数、八进制数和十六进制数。

答案：（1）（117）10 ，（165）8 ，（75）16
（2）（0.8281）10 ，（0.65）8 ，（0.D4）16
（3）（23.25）10 ，（27.2）8 ，（17. 4）16
9．将下列十进制数转换成二进制数、八进制数和十六进制数（精确
到二进制小数点后4位）。

答案：（1）（1000001）2 ，（101）8 ，（41）16
（2）（0.0100）2 ，（0.20）8 ，（0.40）16
（3）（100001.0101）2 ，（41.24）8 ，（21.50）16
10．写出下列各数的原码、反码和补码。

答案：（1）原码=反码=补码=0.1011
（2）原码=1.1100，反码=1.0011，补码=1.0100
（3）原码=110110，反码=101001，补码=101010
11．已知[Ｎ]补=1.0110，求[N]原，[N]反和N。

答案：[N]原码=1.1010 ，[N]反码=1.0101 ，N= -0.1010
12．分别用5421码和2421码表示下列各数。

答案：
（1）（010*********）5421 ，（010*********）2421
（2）（0010000000001100）5421 ，（0010000000001111）2421
（3）（101010111100.10001001）5421，（110111101111.10111100）2421 13．将以下余3码转换成十进制数和2421码。

答案：（1）（350）10 ，（001110110000）2421
（2）（12.6）10 ，（00010010.1100）2421
14．将以下二进制数转换成格雷码和8421码。

答案：（1）(100001)Gray ，（01100010）8421
（2）(1010101) Gray ，（000100000010）8421
15．已知某8位奇偶检验码PB6B5B4B3B2B1B0的检验位P为
P= B6⊕B5⊕B4⊕B3⊕B2⊕B1⊕B0
请问采用的是奇检验还是偶检验？
答案：采用的是偶检验。

第2章逻辑代数基础
1．逻辑代数中包含哪几种基本运算？
答案：逻辑代数包含“与”、“或”、“非”三种基本运算。

2．逻辑代数定义了哪5组公理？
答案：逻辑代数定义了交换律、结合律、分配律、0─1律、互
补律5组公理。

3．逻辑代数有哪几条重要规则？
答案：代入规则、反演规则、对偶规则
4．逻辑代数中的变量与函数和普通代数中的变量与函数有何区
别？
答案：（1）普通代数中变量的取值可以是任意实数，逻辑代数中
变量的取值只有0或1两种可能，且逻辑值0和1无大小、正负之分；（2）逻辑代数中函数和普通代数中函数的概念相比，具有两个特点：第一，逻辑变量和逻辑函数的取值均只有0和1两种可能；第二，逻辑函数和逻辑变量之间的关系是由或、与、非3种基本运算决定的。

5．什么是最小项？什么是最大项？最小项和最大项各有哪些性
质？
答案：（1）如果一个n个变量函数的与项包含全部n个变量，每
个变量都以原变量或反变量的形式出现一次，且仅出现一次，则该
与项被称为最小项；
（2）如果一个n个变量函数的或项包含全部n个变量，每个变量
都以原变量或反变量的形式出现一次，且仅出现一次，则该或项被称为最大项。

（3）最小项具有以下4条性质：
第一，任意一个最小项，其相应变量有且仅有一种取值使该最小
项的值为1。

并且，最小项不同，使其值为1的变量取值也不同。

第二，相同变量构成的两个不同最小项相“与”为0。

第三，由n个变量构成的全部最小项相“或”为1。

第四，一个由n个变量构成的最小项有n个相邻最小项。

（4）最大项具有以下4条性质：
第一，任意一个最大项，其相应变量有且仅有一种取值使该最大
项的值为0。

并且，最大项不同，使其值为0的变量取值也不同。

第二，相同变量构成的两个不同最大项相“或”为1。

第三，由n个变量构成的全部最大项相“与”为0。

第四，一个由n个变量构成的最大项有n个相邻最大项。

6．一个逻辑函数的与—或表达式和或—与表达式是否唯一？
答案：不唯一。

7．怎样根据逻辑函数的真值表写出逻辑函数的标准表达式?
答案：将真值表上使函数值为1的变量取值组合对应的最小项相“或”，即可得到一个函数的标准与—或表达式；将真值表上使函数
值为0的变量取值组合对应的最大项相“与”，即可构成一个函数的
标准或—与表达式。

8．用代数化简法化简逻辑函数有哪些优点和哪些缺点？
答案：代数化简法的优点是不受变量数目的约束，当对公理、定
理和规则十分熟练时化简比较方便；缺点是没有固定的规律和步骤，技巧性强，且通常难以判断化简结果是否达到了最简单。

9．用卡诺图化简逻辑函数时，应如何画卡诺圈才能求得一个函数的
最简与—或表达式？
答案：注意两点：第一，在覆盖所有1方格的前提下，卡诺圈的
个数应达到最少；第二，在满足合并规律的前提下，每个卡诺圈的大小应达到最大。

10．仅用与非门能实现3种基本运算吗？为什么？（去掉！）
能，
11．仅用异或门能实现3种基本运算吗？为什么？（去掉！））10．如果X + Y = X + Z，那么一定有Y = Z。

正确吗？为什么？
答案：不正确。

因为当X取值为1时，无论Y和Z是否相等，等
式X + Y = X + Z均成立。

11．如果X+Y = X+Z，且XY = XZ，那么一定有Y = Z。

正确吗？为什么？答案：正确。

因为如果Y和Z不相等，则：X=0时，X+Y = X+Z
不成立；X=1时，XY = XZ不成立。

12．如果X+Y = X•Y，那么X = Y。

正确吗？为什么？
答案：正确。

因为如果X和Y不相等，则等式X+Y = X•Y不成立
（左边为1，右边为0）。

13．假设一个电路中，指示灯F和开关A、B、C的关系为F=(A+B) C，试画出相应电路图。

答案：指示灯F和开关A、B、C满足关系F=(A+B) C的电路图如附
1图2.1所示。

附1图2.1
14．用逻辑代数的公理、基本等式和规则证明下列表达式。

答案：（1）证明：
左边
右边
CAAB
BCCAAB
C)(AB)A(
CA BA
CABA
2
右边
左边
CABCBACBA
CABCBACBACBA
CB)BA(C)C(BA
CABA
)CBAA(ABCA
3
左边
右边
CBAABC
)C(ABC)CABA(
)C(AC)B(B)A(
CACBBACACBBA
15．根据反演规则和对偶规则求下列函数的反函数和对偶函数。

答案：
（1）
)DC)(ACB)(BA(F
D)CAC)(B)(B(AF
'
（2） ]GE)DC[(BAF
G]E)D(C[BAF'
16．用代数化简法求出下列逻辑函数的最简与—或表达式。

答案：（1）
BA
BBA BCDBBAF
2
1
1 BAABBAF
A
BBA
BABA
BAABBA
A
3
DBA
DCADBA
DCADBDBA
DCADBD)A(B DCADBADABF
4
B
B)A(B)(A CBABACBAF
17．将下列逻辑函数表示成标准与-或表达式和标准或—与表达式。

答案：
1
M(0,2,3)
7)m(1,4,5,6,
ABCCABCBACBACBA
CBACBAABCCABCBACBA
CBA)A(C)CB)(BA(
CBA
C))(AB(A
CABAC)B,F(A,
2
)15,14,13,12,11,10,9,8,7,6,5()4,3,2,1,0(
)())((
BA
)DCBBC)(A(D)C,B,F(A,
Mm
DCBACDBADCBADCBADCBA
DCBADCBACDBADCBADCBADCBA
DCBBADDCCBA
DCA
18--
答案：（1）函数BAB)C(AC)B,F(A,的卡诺图如附1图2.2所示。

附1图2.2 BACC)B,F(A, （最简“与-或”表达式）
CBCA)C,B,A(F
)CB)(CA()C,B,A(F （最简“或-与”表达式）
（2）函数的CBACDCABAD)C,B,F(A,的卡诺图如附1
图2.3所示。

附1图2.3
CBACBAD)C,B,F(A, (最简与-或式)
CBABCAD)C,B,(A,F
C)BA)(CB(AD)C,B,F(A, -
（3）函数F(A,B,C,D)BCDD(BC)(ADB)的卡诺图如附1
图2.4所示。

附1图2.4
F(A,B,C,D) = B + D （既是最简与-或式，也是最简或-与式）
（4）函数14,15),11,12,13,M(2,4,6,10D)C,B,F(A, 的卡诺图如附1图
2.5所示。

附1图2.5
CBDAD)C,B,F(A, (最簡与 - 或式)
D)CD)(B)(CA)(BA(D)C,B,F(A,
DCDBACABD)C,B,(A,F
(最簡或-与式)
第3章集成逻辑门
1．根据所采用的半导体器件的不同，集成电路可分为哪两大类？
各自的主要优缺点是什么？
答案：可分为双极型和单极型两大类。

双极型集成电路的特点是
速度快、负载能力强，但功耗较大、结构较复杂，因而使集成规模受到一定限制；MOS型集成电路的特点是结构简单、制造方便、集成度高、功耗低，但速度一般比双极型集成电路稍慢。

2．晶体二极管的静态特性是指什么？动态特性是指什么？
答案：晶体二极管的静态特性是指二极管处在导通和截止两种稳
定状态下的特性。

动态特性是指二极管在导通与截止两种状态转换过程中的特性。

3．晶体三极管有哪几种工作状态？在数字系统中一般工作在什
么状态下？
答案：有截止、放大、饱和3种工作状态，在数字系统中一般工
作在饱和与截止两种状态。

4．TTL与非门有哪些主要性能参数？什么是开门电平？什么是
关门电平？
答案：TTL与非门的主要性能参数有输出逻辑电平、开门电平、
关门电平、扇入系数、扇出系数、平均传输延迟时间和平均功耗等。

开门电平：指保证与非门输出为低电平时所允许的最小输入高电平，它表示使与非门开通的输入高电平最小值。

关门电平：指保证与非门输出为高电平时所允许的最大输入低电平，它表示使与非门关断的输入低电平最大值。

5．OC门和TS门各有哪些特点？各有什么主要用途？
答案：OC门的特点是输出端能够直接连接，可以很方便地实现“线与”逻辑、电平转换以及直接驱动发光二极管等；
TS门有3种输出状态：高电平、低电平和高阻状态，三态门不仅
可以实现“线与”，而且被广泛应用于总线传送中的单向数据传送和双向数据传送。

6．仅用与非门能实现3种基本运算吗？
答案：能
7．仅用异或门能实现3种基本运算吗？
答案：能
8．仅用与或非门能实现3种基本运算吗？
答案：能
9．采用与非门实现逻辑函数功能时，应该将逻辑函数表达式变
换成哪种形式？
答案：“与非-与非”表达式。

10．采用或非门实现逻辑函数功能时，应该将逻辑函数表达式变
换成哪种形式？
答案：“或非-或非”表达式。

11．请问下列4种逻辑门中哪些门的输出可以并联使用？
（1）TTL集电极开路门。

（2）采用推拉式输出的一般TTL与非门。

（3）TTL三态输出门。

（4）普通CMOS门。

答案：TTL集电极开路门，TTL三态输出门。

12．图3.31（a）所示为三态门组成的总线换向开关电路，其中，A、B为信号输入端，分别传送两个频率不同的信号；EN为换向控
制端，输入信号和控制电平波形如图3.31（b）所示。

试画出Y1、
Y2的波形。

答案：图中，EN=0：Y1 = A, Y2 = B；EN=1：Y1 =B , Y2 = A。

据此，可画出Y1、Y2的波形图如附1图3.1所示。

附1图3.1
13．分析图3.32所示逻辑门构成的电路，写出输出函数表达式，
当输入ABCD=1011时，指出各逻辑函数的取值。

答案：输出函数表达式如下：
ACDF,ACABF,BCADF,DBABCF,ABCF54321
当输入ABCD=1011时，0F,0F,0F,1F,1F54321
14．试用三态门组成一个可以实现2位二进制信息双向传输的逻
辑电路。

答案：实现2位二进制信息双向传输的逻辑电路如附1图3.2
所示。

附1图3.2
15．分别用最少的与非门和最少的或非门实现以下函数的功能。

1FAB(ABAB)C
2G(A,B,C,D)m(2,3,6,7,8,10,12,14)
答案：（1）求出逻辑函数的最简“与非-与非”表达式和最简“或
非-或非”表达式。

CBCABABCACAB
BCACABBCACBAABB)CAB(AABC)B,F(A,
用与非门实现该函数功能的逻辑电路需要3个2输入与非门和1
个3输入与非门；用或非门实现该函数功能的逻辑电路需要3个2 输入或非门和1个3输入或非门。

（逻辑电路图略）
（2）求出逻辑函数的最简“与非-与非”表达式和最简“或非-或非”表
DACADACADACAD)C,B,G(A,
用与非门实现该函数功能的逻辑电路需要3个2输入与非门；用
或非门实现该函数功能的逻辑电路需要3个2输入或非门。

（逻辑电路图略）
第4章组合逻辑电路
1．什么是组合逻辑电路？组合逻辑电路的结构有什么特点？
答案：如果一个逻辑电路在任何时刻产生的稳定输出仅仅取决于
该时刻各输入取值的组合，而与过去的输入取值无关，则称该电路为组合逻辑电路。

组合电路具有两个特点：第一，电路由逻辑门电路组成，不包含任何记忆元件；第二，电路中信号是单向传输的，不存在任何反馈回路。

2．组合逻辑电路中的竟争现象是什么原因引起的？竞争可以分
为哪几种类型？
答案：由于信号经过电路中的不同路径所产生的时延不同引起
的；竞争可以分为非临界竞争和临界竞争两种类型。

3．组合逻辑电路中的险象一般以什么形式出现？有哪些常用的
处理方法？
答案：组合逻辑电路中的险象一般以正脉冲或负脉冲的形式出
现；常用来解决险象问题的方法有增加冗余项、增加惯性延时环节和引入选通脉冲等方法。

4．二进制并行加法器按其进位方式的不同可分为哪两种类型？
答案：二进制并行加法器按其进位方式的不同，可分为串行进位
二进制并行加法器和超前进位二进制并行加法器两种类型。

5．二进制并行加法器采用超前进位的目的是什么？
答案：为了提高加法器的运算速度。

6．二进制译码器的基本功能是什么？74138的输出与输入构成
何种关系？
答案：二进制译码器的基本功能是将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系。

74138 是一种3输入8输出译码器，其输出为输入变量构成的最小项之非。

7．多路选择器的基本功能是什么？
答案：多路选择器的基本功能是在选择变量控制下，从多路输入
数据中选中某一路送至数据输出端。

8．判断图4.44所示逻辑电路，请问当输入变量取何值时3个电
路输出取值相同？
答案：分析给定电路，可写出输出函数表达式如下：BABABABAF
BABAF
BABAF
3
2
1
由输出函数表达式可知，当输入变量取值相同时，3个电路输出
取值相同。

9．分析图4.45所示的逻辑电路。

（1）指出在哪些输入取值下，输出F的值为1。

（2）改用异或门实现该电路的逻辑功能。

答案：分析给定的组合逻辑电路，可求出输出函数的最简逻辑表
达式为
CBACBACBACBAF
（1）当ABC取值000、011、101、110时，输出函数F的值为1；（2）用异或门实现该电路功能的逻辑电路图如附1图4.1所示。

附1图4.1
（答案不唯一，输入变量A、B、C中任意2个变量为原变量，
剩余变量为反变量均可）
10．分析图4.46所示组合逻辑电路，列出真值表，说明该电路
的逻辑功能。

答案：根据给定电路可写出输出函数表达式如下：
DC ZC,BY B,AX A,W
根据输出函数表达式可列出真值表如附1表4.1所示。

附1表4.1 真值表
输入
ABCD
输出
WXYZ
输入
ABCD
输出
WXYZ
0000
0001
0010
0011
0100
0101
0110
0111
0000
0001
0011
0010
0110
0111
0101
0100
1000
1001
1010
1011
1100
1101
1110
1111
1100
1101
1111
1110
1010
1011
1001
1000
由真值表可知，该电路的功能是将四位二进制码转换成Gray码。

11．设计一个组合电路，该电路输入端接收两个2位二进制数
A=A2A1，B=B2B1。

当A＞B时，输出Z=1，否则Z=0。

答案：（1）根据比较两数大小的法则，可写出输出函数表达式为11212122
11212122
112222
BAABBABA
BAABBABA
B)AB ⊙(ABAZ
（2）根据所得输出函数表达式，可画出逻辑电路图如附1图4.2 所示。

附1图4.2
12．设计一个代码转换电路，将1位十进制数的余3码转换成
2421码。

答案：（1）设1位十进制数的余3码为ABCD,相应2421码为WXYZ, 根据余3码和2421码的编码法则，可列出真值表如附1表4.2所示。

附1表4.2 真值表
ABCD WXYZ ABCD WXYZ
0000
0001
0010
0011
0100
0101
0110
0111
dddd
dddd
dddd
0000
0001
0010
0011
0100
1000
1001
1010
1011
1100
1101
1110
1111
1011
1100
1101
1110
1111
dddd
dddd
dddd
（2）由真值表可写出输出函数表达式为
,14,15)d(0,1,2,131,12)m(8,9,10,1D)C,B,W(A,
,14,15)d(0,1,2,131,12)m(7,9,10,1D)C,B,X(A,
,14,15)d(0,1,2,13,12)m(5,6,8,11D)C,B,Y(A,
,14,15)d(0,1,2,13,12)m(4,6,8,10D)C,B,Z(A,
化简后可得：
DZ
DCA
DCADCAACDDCAY
BCDD)CA(B
BCDADACABX
A W
（3）逻辑电路图略。

13．用与非门设计一个组合电路，该电路输入为1位十进制数的
2421码，当输入的数字为素数时，输出F为1，否则F为0。

答案：（1）设一位十进制数的2421码用ABCD表示，由题意可知，
当ABCD表示的十进制数字为2、3、5、7时，输出F为1，否则为0。

F(A,B,C,D)=∑m(2,3,11,13)+∑d(5～10)
经化简变换后，可得到输出函数的
DCACBDCACBD)C,B,F(A,
（2）逻辑电路图如附1图4.3所示。

附1图4.3
14．设计一个“四舍五入”电路。

该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F的值为1，否则F的值为0。

答案：（1）设ABCD为一位十进制数的8421码，可列出真值表如附1表4.3所示。

附1表4.3 真值表
A B C D F A B C D F
0 0 0 0 0 1 0 0 0 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1
1
1
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1
d
d
d
d
d
d
（2）由真值表可写出输出函数表达式为
F(A,B,C,D)=∑m(5，6，7，8，9)+∑d(10～15) 经化简变换后，可得到最简“与非-与非”
BDBCABDBCAD)C,B,F(A,
（3）假定用与非门实现给定功能，逻辑电路图如附1图4.4所示。

附1图4.4
15．自选逻辑门设计一个全减法器。

全减器是一个能对两个1位二进制数以及来自低位的“借位”进行减法运算，产生本位“差”及向高位“借位”的逻辑电路。

答案：（1）设：A---被减数，B---减数，C---来自低位的借位输入；F-----本位“差”，G-----向高位的“借位”。

根据题意，可列出真值表如附1表4.4所示。

附1表4.4 真值表
011
0 0
1 1
1 1
0 1
100
101
110
111
1 0
0 0
0 0
1 1
（2）由真值表可写出输出函数表达式为
F( A，B，C) = ∑m(1,2,4,7)
G ( A，B，C) = ∑m(1,2,3,7)
经化简变换后，可得函数表达式如下：
BCCABABCCABAG
C;BAF
（3）逻辑电路图如附1图4.5所示。

附1图4.5
16．在输入不提供反变量的情况下，用与非门组成实现逻辑函数
F=AB+AC+BC功能的最简电路。

答案：（1）在输入不提供反变量的情况下，逻辑函数式中每个反
变量都需要一个“非门”形成，为了减少电路中“非门”的数目，对
给定逻辑函数作如下变换：
ABCCABCBABCA
ABCBABCCABCA
BACCABBCA
)BCA()CBA()CBA(
BACACBCBCABA
CBCABAF
（2）根据变换后的表达式可画出逻辑电路图如附1图4.6所示。

附1图4.6
17．用一个4位二进制并行加法器和6个与门设计一个乘法器，
实现A×B，其中A=a3a2a1，B=b2b1分别为二进制数。

答案：根据乘数和被乘数的取值范围，可知乘积范围处在0～21
之间。

故该电路应有5个输出，设输出用Z5Z4Z3Z2Z1表示，两数相乘求积的运算过程如下：
由运算过程可知，实现给定功能的电路可由6个两输入与门和1
个4位二进制并行加法器构成。

逻辑电路图如附1图4.7所示。

（注：方案不唯一）
8421码表示的1位十进制数加法器。

答案：由于十进制数采用8421码，因此，二进制并行加法器输入
被加数和加数的取值范围为0000～1001（0～9），输出端输出的“和”是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的
进位)。

因为题目要求运算的结果也是8421码，因此需要将二进制并
行加法器输出的二进制数修正为8421码。

设输出的二进制数为FC4 F4
F3 F2 F1，修正后的结果为'1'2'3'4'4FFFFFC，可列出修正函数真值表如附1 表4.5所示。

附1表4.5 真值表
十进制数输入输出修正控制
N FC4 F4 F3 F2 F1 FC′F′4 F′3 F′2 F′1 C
0 0 0 0 0 0 0 0 0 0 0 0
1
2
3
4
5
6
7
8
9
1
1
1
1
1
1
1
1
1
1
1
1
0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0
10
11
12
13
14
15
16
0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
根据附1表4.5写出控制函数表达式，经简化后可得：
24344
24344
FFFFFC
FFFFFCC
据此，可画出逻辑电路图如附1图4.8所示。

附1图4.8
19．用译码器74138和适当的逻辑门设计一个加/减法器。

该电
路在M控制下进行加、减运算。

当M=0时，实现全加器功能；当
M=1时，实现全减器功能。

答案：设M为控制变量，M=0为全加器，M=1为全减器；A为被加数/被减数；B为加数/减数；C为来自低位的“进位”/“借位”；F1为相加产生的“和”/相减的“差”；F2为相加产生的“进位”/产生的
附1表4.6 真值表
MABCD F1 F2 MABCD F1 F2
0000
0001
0010
0011
0100
0101
0110
0111
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
1000
1001
1010
1011
1100
1101
1110
1111
0 0
1 1
1 1
0 1
1 0
0 0
0 0
1 1
写出标准与或式如下:
)9,10,11,15m(3,5,6,7,C)B,A,(M,F
)9,10,12,15m(1,2,4,7,C)B,A,(M,F
2
1
用译码器74138和与非门实现给定功能的逻辑电路如附1图4.9
所示。

附1图4.9
20．用4路选择器实现4位二进制码到Gray码的转换。

答案：设4位二进制码为B3B2B1B0表示，4位Gray码为G3G2G1G0，根据二进码与格雷码之间的转换规则可知，电路输出与输入之间的
关系为：
0101010
1212121
2323232
33
BBBBBBG
BBBBBBG
BBBBBBG
由输出函数表达式可以看出，G3=B3,而G2、G1、G0实际上均为两变
量函数。

据此，可用3个4路数据选择器分别实现G2、G1、G0 。

假定采用4路数据选择器74153实现，并令实现G2所用4路数据选择器的
选择控制端A1、A0与B3、B2相连接，实现G1所用4路数据选择器的选择控制端A1、A0与B2、B1相连接，实现G0所用4路数据选择器的选择控制端A1、A0与B1、B0相连接；并令三个4路数据选择器的数据端
0DD30、1DD21，即可实现给定功能。

逻辑电路图如附1图4.10 所示。

附1图4.10
21．用4路数据选择器实现余3码到8421码的转换。

答案：（1）假定用ABCD表示余3码，WXYZ表示8421码，可列出
真值表如附1表4.7所示。

附1表4.7 真值表
ABCD WXYZ ABCD WXYZ
0000
0001
0010
0011
0100
0101
0110
0111
dddd
dddd
dddd
0000
0001
0010
0011
0100
1000
1001
1010
1011
1100
1101
1110
1111
0101
0110
0111
1000
1001
dddd
dddd
dddd
（2）由真值表可写出输出函数表达式为
,14,15)d(0,1,2,13m(11,12)D)C,B,W(A,
,14,15)d(0,1,2,13)m(7,8,9,10D)C,B,X(A,
,14,15)d(0,1,2,13)m(5,6,9,10D)C,B,Y(A,
,14,15)d(0,1,2,13,12)m(4,6,8,10D)C,B,Z(A,
（3）假定选择A、B作为选择变量，可求出各4路数据选择器的数据输
入端分别为：
1D ,DDD 0,D:Z
0D D,CDD 0,D:Y
0D ,CDD CD,D 0,D:X
1D CD,D 0,DD:W
（4）可用4个四路数据选择器和4个逻辑门实现该代码转换电路功能，逻辑图如附1图4.10所示。

附1图4.10
第5章集成触发器
1．触发器具有哪些基本特征?
答案：触发器有3个基本特征：第一，具有两个互补的输出端Q
和Q；第二，具有“0”状态和“1”状态两个稳定状态，当输入信号不发生变化时，触发器状态稳定不变；第三，触发器处于稳态时，在一
定输入信号作用下可以从一个稳定状态转移到另一个稳定状态，输
入信号撤销后，保持新的状态不变。

2．用与非门组成的基本RS触发器的有效输入信号为哪种形式？
对输入信号有哪些约束？
答案：有效输入信号为低电平或者负脉冲；不允许输入端R、S
同时为“0”（即不允许同时为低电平或者负脉冲）。

3．用或非门组成的基本RS触发器的有效输入信号为哪种形式？
对输入信号有哪些约束？
答案：有效输入信号为高电平或者正脉冲；不允许输入端R、S
同时为“1”（即不允许同时为高电平或者正脉冲）。

4．触发器的逻辑功能通常采用哪些方式进行描述？
答案：触发器的逻辑功能通常用功能表、状态表、状态图、次态
方程以及激励表进行描述。

5．试写出用与非门组成的基本RS触发器的次态方程和约束方程。

答案：次态方程：RQSQ
1n
，约束方程：1SR
6．试写出用或非门组成的基本RS触发器的次态方程和约束方程。

答案：次态方程：QRSQ1n，约束方程：0SR
7．钟控RS触发器和用或非门组成的基本RS触发器有哪些异同？
答案：相同：次态方程和约束方程相同；
不同：工作方式不同，或非门组成的基本RS触发器状态转
移直接受输入信号影响，钟控RS触发器仅当时钟脉冲作用时输
入信号才能影响状态。

8．试写出D触发器、T触发器和JK触发器的次态方程。

答案：D触发器次态方程：
1QDn
1QJQKQn
9．触发器的“空翻”现象是指什么？产生空翻的原因是什么？
答案：所谓“空翻”是指在同一个时钟脉冲作用期间触发器状
态发生两次或两次以上变化的现象。

引起空翻的原因是在时钟脉冲
作用期间，输入信号的变化直接控制着触发器状态的变化。

10．在图5.24（a）所示的触发器电路中，若输入端D的波形如
图5.24（b）所示，试画出输出端Q的波形图（设触发器初态为0）。

答案：输出端Q的波形如附1图5.1所示。

附1图5.1
11．已知输入信号A和B的波形如图5.25（a）所示，试画出图
5.25（b）、图5.25（c）两个逻辑电路中触发器Q端的输出波形，
设触发器初态为0。

答案：图5.25（b）、图5.25（c）两个逻辑电路中触发器Q端的
输出波形如图附1图5.2所示。

附1图5.2
12．分析图5.26所示3个逻辑电路，说明各实现何功能。

答案：（1）图5.26（a）所示钟控D触发器的次态方程为：QJQKQJQKDQ1n，由此可见该电路实现了JK触发器的功能。

（2）图5.26（b）所示钟控D触发器的次态方程为：
QxQxQxDQ1n，由此可见该电路实现了T触发器的功
能。

（3）图5.26（c）所示钟控JK触发器的次态方程为：xxQQxQxQxQKQJQ1n，由此可见该电路实现了D触
发器的功能。

第6章时序逻辑电路
1．什么是时序逻辑电路？它与组合逻辑电路的主要区别是什
么？
答案：若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该
时刻的输入信号有关，而且还与电路过去的输入信号有关，则称为
时序逻辑电路。

它与组合逻辑电路的主要区别是：组合逻辑电路任
意时刻的稳定输出仅取决于当时的输入取值组合，与电路过去的输
入无关，电路没有记忆功能；时序逻辑电路由于其输出与过去的输
入信号有关，因而电路必须具有记忆功能。

2．时序逻辑电路按其工作方式可以分为哪两种类型？主要区别
是什么？
答案：可分为同步时序逻辑电路和异步时序逻辑电路两种类型。

其主要区别是：同步时序逻辑电路的状态转移受到统一时钟信号的
同步控制，而异步时序逻辑电路的状态转移无统一时钟信号进行同
步控制。

属于Moore型时序逻辑电路。

4．同步时序逻辑电路一般由哪两部分组成？各部分的作用是什
么？
答案：同步时序逻辑电路一般由组合电路和存储电路两部分组
成。

组合电路接收外部输入信号和电路状态，产生外部输出信号和存储电路的激励信号；而存储电路接收激励信号，并在时钟作用下通过状态变化完成对输入的记忆。

5．同步时序逻辑电路采用什么作为记忆元件？
答案：时钟控制触发器。

6．脉冲异步时序逻辑电路对输入信号的取值有哪些要求？
答案：①输入脉冲的宽度，必须保证触发器可靠翻转；②输入
脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来；③不允许在两个或两个以上输入同时出现脉冲。

7．采用逻辑表达式描述一个同步时序逻辑电路时，一般需要哪
几组逻辑表达式？
答案：输出函数表达式、激励函数表达式和次态函数表达式。

8．设计某个时序逻辑电路时如果允许采用Mealy型和Moore 型，哪种模型需要的状态数多？
答案：采用Moore型所需要的状态数多。

9．时序逻辑电路中所需触发器数目的多少取决于什么？
答案：取决于描述电路功能的状态表中的状态数目。

10．状态编码时采用相邻编码法的目的是什么？
答案：尽可能有利于激励函数和输出函数的化简。

11．设计时序逻辑电路时激励函数由什么决定？输出函数的复
杂度与触发器类型相关吗？
答案：激励函数是由状态转移要求以及所选触发器类型决定的；
输出函数的复杂度与触发器类型无关。

12．集成计数器74193有哪些基本功能？它是如何控制加、减计
数的呢？
答案：计数器74193具有清零、预置初值、累加计数、累减计数
功能。

由累加计数脉冲CPU和累减计数脉冲CPD控制加、减计数。

13．集成移位寄存器74194有哪些基本功能？它的控制输入端s1、s0有哪些作用？
答案：寄存器74194具有清零、并行数据输入、左移串行数据输入、右移串行数据输入、保存数据等基本功能。

控制输入端s1、s0 完成工作方式选择：取值00-数据保持，取值01-数据右移串行输入，取值10-数据左移串行输入，取值11-数据并行输入。

14．已知描述某同步时序逻辑电路的状态表如表6.41所示，请
画出对应的状态图。

答案：根据状态表6.41可画出对应的状态图如附1图6.1所示。

附1图6.1
15．描述某个同步时序逻辑电路的状态图如图6.53所示，请列
出对应的状态表。

答案：根据图6.53所示状态图，可列出对应的状态表如附1表
6.1所示。

附1表6.1
x=0 x=1
A
B
C
D
C
A
B。