组合电路的竞争和冒险

C B
A
AB 00 C 0 0 1
&
≥1
&
01
F
= BC+ AB
11
10
1 0
1 1
0 0
0
由以上分析可知： 由以上分析可知：
当有两个或两个以上的输 入信号发生变化时， 入信号发生变化时，由于 可能经过的路经不同而产 生的静态冒险称为功能冒 险。
代数法： 代数法： 卡诺图法： 卡诺图法： 取样脉冲法 输出端加滤波电路 1、代数法： 代数法： 在n变量的逻辑表达式中，给n-1个变量以特定取 值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻 辑表达式变成
例：一个由两级或非门组成的组合电路。 一个由两级或非门组成的组合电路。 B0 假设：B = 0, F = A + A = 0
G2
。
pd
A A
t pd
F
波形上可以分为： 从波形上可以分为：
☆静态冒险 ☆动态冒险
☆静态冒险： 静态冒险： 输入信号变化前、后，输 出的稳态值是一样的，只 有输入信号发生变化时， 输出产生毛刺。
习题五 7.设计一位二进制数全减电路 7.设计一位二进制数全减电路 用与非门和异或门实现 要求用2 解：首先列出全减器真值表 要求用2-4译码器及与门实现
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 S CO
0 1 1 0 1 0 0 1
B
&
F
F = A + B+ A + C = ( A + B)(A + C)
令B=C=0 F = A⋅ A 会产生1冒险 消除冒险的方法： 消除冒险的方法： 消除冒险的方法就是消除 A⋅ A 产生的条件。 根据包含律可以写出： 根据包含律可以写出：
= A + B + A + C + B+ C
A B
1
S = A ⊕B ⊕Ci
CO = A ⋅ (A ⊕B) ⋅Ci B
A B Ci
=1
=1
全 差S 减
1
& &
1
&
借位输出CO
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
CI 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
CO 0 1 1 1 0 0 0 1
A
≥1
≥1
F
G1 ☆ 理想情况下：A 无论如何变化，F≡0。 A F≡0 ☆ 实际情况下：输入信号每通过一级门电路都需要一定的延迟时间t t 画出考虑延迟时间的输入/输出波形图。 B0 当 ：A 由1→0, 考虑G1门延迟时间
当A由1变为0时，由于考虑了G1门的延迟时 间，在G2门的2个输入端出现了均为0的短 暂时刻，使G2门输出产生了不应有的窄脉 冲，这个窄脉冲称为毛刺 毛刺。 毛刺
A具有两条路经到达输出端，所以A变量为具有竞争能力的变量。 具有两条路经到达输出端，所以 变量为具有竞争能力的变量 变量为具有竞争能力的变量。 具有两条路经到达输出端 会产生0冒险 冒险。 会产生 冒险。 A & 消除冒险的方法： 消除冒险的方法：
消除冒险的方法就是消除 A+ A 1 & 产生的条件。 C 根据包含律可以写出： 根据包含律可以写出： & F = AB+ AC = AB+ AB+ BC 令B=C=1 F = A + A +1=1 输出F≡1,不可能出现0冒险。 从本例看出：最简和最佳是一对矛盾两个方面。 从本例看出：最简和最佳是一对矛盾两个方面。
X X X X
0 1 X X
1 0 0 1
X X X X
A 0
1 0 X X
B3B2 A2 BB0 00 01 11 10 1
00 1
1 0 1 0
X X X X
A 1
1 0 X X
01 0
11 1 10 0
B3B2 BB0 00 01 11 10 1
00
01
11
B3B2 B1
00 01
10
0 0 0 0
脉 脉
A B C d e f F
R
Vi
C
Vo
RC积分电路，是一阶低通 滤波器，能滤除信号中高频分量， 毛刺就是一个高频分量，加滤波 电路能有效消除毛刺。 Vi Vo
本章重点掌握： 本章重点掌握： 全加器、译码器、数据选择器。 全加器、译码器、数据选择器。 小规模集成电路要会分析，会设计。 小规模集成电路要会分析，会设计。 中规模集成电路：要求看懂功能表，熟练应用集成电路。 中规模集成电路：要求看懂功能表，熟练应用集成电路。
1 0 0
1 0
1
☆动态冒险:输入信号变化前、后，输 动态冒险: 1 出的稳态值是不一样的， 0 0 并在边沿处产生毛刺。 动态冒险往往是由静态冒险造成的。 ☆引起冒险的原因可分为：函数冒险和功能冒险。 引起冒险的原因可分为：
1
A=0 A= 在稳态条件下： 在稳态条件下： 当：1 , F =1 当：1 , F =1 B= B=0
≥1
F = A+ B
1 0 0 1
t pd
B F
1 1
当ABC从010→111时： 由F的卡诺图可知，在稳定情况下， F(0,1,0)=1 F(1,1,1)=1 如果A,C两个输入信号发生变化： 若：C先由0→1,其路经010→011→111。 F(0,1,0)=1 1 1 F(0,1,1)=0 产生偏1冒险。 0 F(1,1,1)=1 若：A先由0→1,其路经010→110→111。 F(0,1,0)=1 不会产生冒险。 F(1,1,0)=1 F(1,1,1)=1
多个输入发生状态变化时，冒险是难以消除的。 多个输入发生状态变化时，冒险是难以消除的。当组合 电路的冒险影响了整个系统的工作时， 电路的冒险影响了整个系统的工作时，可以采用取样脉冲的 方法加以解决。 方法加以解决。 A & ☆先判断组合电路 B & 有无冒险产生， A , A⋅ A A+ & F 1 & 若有冒险加取样脉冲与组 C 合电路相与。 ☆取样脉冲仅在输出门处 于稳定值期间到来，保证输出 结果正确，在取样脉冲周期之 外，输出信息无效。 ☆取样脉冲法目的是避开 冒险。
S = ∑m (1,2,4,7) = ∏ (0,3,5,6) M
= M0 ⋅ M3 ⋅ M5 ⋅ M6 = m0 ⋅ m3 ⋅ m5 ⋅ m6
= Y 0 ⋅Y 3 ⋅Y 5 ⋅Y 6
CO = ∑m (1,2,3,7) = ∏ (0,4,5,6) M
= M0 ⋅ M4 ⋅ M5 ⋅ M6 = m0 ⋅ m4 ⋅ m5 ⋅ m6
本章小结
常用的中规模组合逻辑器件包括编码器、译码器、 1．常用的中规模组合逻辑器件包括编码器、译码器、数据 选择器、数值比较器、加法器等。 选择器、数值比较器、加法器等。 2．上述组合逻辑器件除了具有其基本功能外，还可用来设 上述组合逻辑器件除了具有其基本功能外， 计组合逻辑电路。 应用中规模组合逻辑器件进行组合逻 计组合逻辑电路 。 辑电路设计的一般原则是：使用MSI MSI芯片的个数和品种型 辑电路设计的一般原则是：使用MSI芯片的个数和品种型 号最少， 号最少，芯片之间的连线最少 3．用MSI芯片设计组合逻辑电路最简单和最常用的方法是， MSI芯片设计组合逻辑电路最简单和最常用的方法是， 芯片设计组合逻辑电路最简单和最常用的方法是 用数据选择器设计多输入、 单输出的逻辑函数； 用数据选择器设计多输入 、 单输出的逻辑函数 ； 用二进 制译码器设计多输入、多输出的逻辑函数。 制译码器设计多输入、多输出的逻辑函数。
≥1
A
A+ B
≥1 ≥1
A+ C
F
C A B
1
= A + B+ A + C
≥1 ≥1 ≥1 ≥1
F = ( A + B)(A + C) = ( A + B)(A + C)( B+ C) C
F
令B=C=0
F = A⋅ A⋅ 0 输出F≡0,不可能出现1冒险。
在卡诺图中，函数的每一个与项（或项）对应一个 合并圈，若两个合并圈相切，相切之处会出现冒险。 F = ( A + B)(A + C) F = AB+ AC
X + X或X⋅ X 则实现该表达式的逻辑电路存在冒险。 X+ X称为偏 冒险， 1 0冒险。 X⋅ X称为偏 冒险， 0 1 冒险。
根据逻辑电路图写出表达式。
F = AB⋅ AC = AB + AC = A+ A 令B=C=1 产生偏1冒险，即0冒险。
A B
1
&
A
AB
AC &
F
C
&
= AB⋅ AC
在动态条件下： 在动态条件下： A由1→0,早于B由0→1的变化， A 即A先到达或门输入端并与变化 B 前的B相加，经或门传输延迟时 t F F=0 间t pd后，到达F，使F=0。输出 A 出现偏1冒险。 ☆ 这种冒险通过改变电路结 构是不能消除的，避免冒险的 方法是，同一时刻只允许单个 输入变量变化。
= Y 0 ⋅Y 4 ⋅Y 5 ⋅Y 6
最后画出用2-4译码器实现的 一位二进制全减器。
S = Y0 ⋅Y3 ⋅Y5 ⋅Y6
CO = Y0 ⋅Y4 ⋅Y5 ⋅Y6
& &
S CO
0 1 2 3
BIN/OCT(1)
0 1 2 3
BIN/OCT(2)
1 2
EN
1 2
EN
C B A
1
（1)8421BCD码转换为余三码 8421BCD吗＝余三码－0011 （2)将余三码转换为8421BCD码 （－0011) ＝1100+1=1101
补 加数 余三码 A3 0 0 0 0 0 1 1 1 1 1 A2 0 1 1 1 1 0 0 0 0 1 A1 1 0 0 1 1 0 0 1 1 0 A0 1 0 1 0 1 0 1 0 1 0 B3 1 1 1 1 1 1 1 1 1 1 B2 1 1 1 1 1 1 1 1 1 1 B1 0 0 0 0 0 0 0 0 0 0 B0 1 1 1 1 1 1 1 1 1 1 F3 0 0 0 0 0 0 0 0 1 1 被加数 输出 8421BCD码 码 F2 0 0 0 0 1 1 1 1 0 0 F1 0 0 1 1 0 0 1 1 0 0 F0 0 1 0 1 0 1 0 1 0 1
（1)8421BCD转换为余三码
输入 8421BCD码 码 B3 0 0 0 0 0 0 0 0 1 1 B2 0 0 0 0 1 1 1 1 0 0 B1 0 0 1 1 0 0 1 1 0 0 B0 0 1 0 1 0 1 0 1 0 1 A3 0 0 0 0 0 1 1 1 1 1 输出 余三码 A2 0 1 1 1 1 0 0 0 0 1 A1 1 0 0 1 1 0 0 1 1 0 A0 1 0 1 0 1 0 1 0 1 0
10
0 1 1 1
1 0 0 0
在n变量的逻辑表达式中给n1个变量以特定取值01表达式仅保留某个具有竞争能力的变量x使逻辑表达式变成则实现该表达式的逻辑电路存在冒险
前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进 行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变 量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有 后，这一现象叫做竞争。 一、竞争和冒险
AB C 00
0 01
11
10
AB C 00
01
11
10
1 1 1 1
0
1
0 0
0
0
1
相切处：B=C=1 相切处：B=C=0 F = ( A + B)(A + C) 令B=C=0 F = AB+ AC 令B=C=1 = A+ A 产生0冒险 = A⋅ A 产生1冒险 ☆消除冒险的方法： 消除冒险的方法： ☆消除冒险的方法： 消除冒险的方法： 在相切处增加一个合 在相切处增加一个合并圈B+C。 并圈BC。 ♥卡诺图法和代数法分析方法完全一样。 卡诺图法和代数法分析方法完全一样。 卡诺图法和代数法分析方法完全一样
0 1 1 1 0 0 0 1
AB AB C 00 01 11 10 C 00 01 11 10 0 1 1 0 1 1 1 1 1 1 1 1
S CO
S = A⊕ B ⊕Ci
CO = AB + ( A⊕B) ⋅ Ci = AB⋅ ( A⊕ B) ⋅ Ci
最后画出用与非门和异或门实现 的全减器逻辑电路图。
B3B2 BB0 00 01 11 10 1
00 0 01 0 11 0 10 0
0 1 1 1
X X X X
Hale Waihona Puke 1 1 X XB3B2 BB0 00 01 11 10 1
00 1 01 0 11 0 10 1
A3 B3B2 BB0 00 01 11 10 1
00 0
01 1 11 1 10 1
1 0 0 0
0 1 1 1
X X X X
A 3
1 1 X X
11
10
B3 B2
0
0
B3B2 BB0 00 01 11 10 1
00 01 11
0 B0 X 1 1 0 1 X X B1B0 + B ⋅1 = B + B0 1 1
0
0
1 B1 + B0
D0 = 0 1 D1 = B1 + B0
1
X D = D =1 2 3