数字逻辑与数字系统课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
无关项对应的变量取值卡诺图格中填。
二、用卡诺图化简逻辑函数的规则和步骤
(1)以矩形圈形式合并2n个函数值(为1)相同的卡诺 图格，消去取值不同的变量，形成一个乘积项。
(2) 圈从大到小，直到所有函数值相同(为1)的格全 部圈过。但每个圈中必须至少包含一个没有被 其它圈包围的独立格。
(3)圈尽可能大，使乘积项的变量因子尽可能少。 圈尽可能少，使乘积项的个数尽可能少。
低电平扇出：NL= IOLmax/ IIL
高电平扇出： NH= IOHmax/ IIH
NL < NH
6、 平均传输延迟时间(tpd)
输出信号延迟于输入信号的时间,反映了处理速度
7、功耗
逻辑门消耗 的能量：导通功耗Pon和截止功耗Poff
第二章 组合逻辑电路
组合逻辑的电路结构： 信号从输入端逐级向输出传输，没有后级向前级
个变量取值不同。
AB AB AB AB
2、卡诺图的每个格代表了函
C D0 C D4 CD12 C D8
数的一个最小项。
B
AB AB AB AB
3、相邻两个最小项可以合并 成一个乘积项，并消去一 C 个取值不同的变量。
C D1 AB C D3
C D5 CD13 AB AB C D7 CD15
C D9 AB CD11
三、数据选择器应用 1、信号选择控制 2、改变信号传输发式 多路并行数据分时顺序输出,转换成串行数据。
数字信号的传输方式： 并行方式----------一个信息（byte or word）的n 位数符同时传输，传输速率较高。需要n条信号 线和一条公共接地线。 串行方式----------一个信息的n位数符以统一的 时钟周期按位序依次传输，传输速率较低。只要 一条信号线和一条公共接地线。可以采用移位时 钟脉冲或依约定的速率传输
输出低电平电压UOLmax小于标准低电平U(0)
2、 输入电压指标
当逻辑门的输入信号电压的最小高电平UIHmin高 于开门电平Uon为逻辑1，
最大低电平UILmax 低于关门电平Uoff为逻辑0。信 号电平不能在Uon和Uoff之间
UOHmin>UIHmin 高电平抗干扰容限=UOHmin-UIHmin UILHmax>UOLmax 低电平抗干扰容限= UILmax-UOLmax
得满足设计要求的表达式形式。 5、根据表达式画逻辑图，并检查电路的驱动或
时间延迟等是否符合工程要求。
2.2.2逻辑问题的描述
1、分析要解决的问题，确定必要的逻辑变量。 2、列真值表示各逻辑变量之间的关系。
简化真值表： ＊只列函数值为“1”的变量组合。 ＊若某变量的取值对函数值没有影响，则用×表
示取值“1”、“0”均可。
2、最小项表达式： （标准与-或表达式） 由函数值为1的变量取值对应的最小项相加构
成的与-或表达式
3、最小项代表符m i
序号i为最小项中的原变量取1，反变量取0， 按变量排序组成的二进制数对应的十进制数值。
4、最小项和式∑m
用最小项代表符m i构成的最小项表达式
F（A，B，C，…）= ∑m
例：14
3、实现单输出组合逻辑函数（函数发生器）。 方法：
当使能有效(ST=“0”)，函数变量从选择控制端输 入，输出可写成函数变量最小项和对应数据输入 相与的或项。
（1）写函数的最小项表达式。 （2）数据选择器的使能接有效电平。 （3）根据数据选择器的控制输入端数选择函数 的变量数，并按最小项编号的位序从控制端输入
3、 输入电流指标 逻辑门输入高电平时电流IIH流入输入端， 逻辑门输入低电平时电流IIL从输入端流出。
4、 输出电流指标
逻辑门输出高电平时电流流出输出端，有最大值限制IOHmax 。
逻辑门输出低电平时电流从输出端流出，有最大值限制
IOLmax。
5、 输出能力（扇出系数N）
逻辑门输出端可以最多连接其他门输入端的个数
4、基本型号：74139（双2：4线译码器） 2位码输入，4个开关量输出，一个低电平有效的使能G 74138（3:8线译码器） 3位码输入，8个开关量输出，三个使能控制：EN=G1G2AG2B；
使函数值为“1”的最小项之逻辑和。
F =A B C + A B C + A B C +A B C
F（A、B、C）= m0 + m1 + m2 + m4 =∑m（0、1、2、4）
与真值表中为“1”的项数相同。
1.4卡诺图
1.4.1卡诺图的结构和特点： 1、将变量分为行、列两组，
B
A
AB
相邻列（行）之间只有一 CD
（4) 比较函数的最小项表达式和数据选择器的输 出表达式，确定各Di的值。
2.5.3数据分配器
结构：单数据输入、多输出
输入端：使能控制（选通）1个ST，选择控制n（An1~A0），数据输入 1个D，输出端： 2n个Y0~Y2n-1
功能：当使能有效时（被选通），根据选择控制信号将数据 分配给多路输出中的一路。
2.3考虑特殊问题的逻辑设计
2.3.1多输出函数的逻辑设计 在化简函数时保留各输出的公共项，以使整个电
路形式最简。 2.3.2利用无关项的逻辑设计 利用对函数值没有影响的输入任意项使函数更简。 2.3.3考虑级数的逻辑设计 逻辑门级数（与、或、非运算层次）增加，电路
时间延迟增加。 （1级与非门延迟1ty，1级与或非门延迟1.5ty） 逻辑门级数减少，某些门的输入端可能增加。
2、功能：当使能有效时（被选通），端口下标与输入的二进制码值相 同的输出端为有效电平，指示了当前输入码，其他端口输出无效电平。
一组输入码只能使唯一的一个输出有效（电平与其他输出端不同）。
3、输出表达式：Yi （ An -1 -A0） =mi （使能控制有效时） 每个输出信号对应了输入码构成的最小项的反函数。
2.4 组合逻辑中的竞争冒险
电路输出信号与输入信号不符合应有的逻辑运算关 系
2.4.1竞争冒险的概念及其产生的原因 竞争——同时输入的信号通过不同途径到达同一个
门的时间有先后。 冒险——由于竞争造成逻辑门错误输出干扰脉冲的
现象。 F=AA，在A信号的上升沿(0->1)产生正脉冲冒险 F=A+A，在A信号的下降沿(1->0)产生负脉冲冒险
相邻两列消去列变量。
AB AB AB AB C D2 C D6 CD14 CD10
相邻两行消去行变量。
A、B、C、D 取值 1
4、具有循环邻接性。
A、B、C、D 取值 0
1.4.2用卡诺图化简逻辑函数
一、由函数表达式写其卡诺图： 1、由最小项表达式写卡诺图
将表达式中出现的最小项所对应的卡诺图格 中填入“1”，其余格填“0”。 2、由非最小项表达式写卡诺图 将函数转换成与-或表达式，在每个乘积项的 变量范围内填入“1”，其余格填“0”。 3、具有无关项的函数的卡诺图
A1 A0
00
Y0
D
例15.利用数据选择器和数据分配器实现4路数据传输电路 解: 4/1数据选择器74153输出连1 / 4分配器74155数据输入
2.5.4译码器
一、多一译码器
1、结构：多输入、多输出 输入：使能控制（选通）若干个，n位二进制码A0-An-1， 输出开关量信号： Y0-Ym-1 （m=2n）
2.1.3列真值表分析 如果从表达式不能直接分析电路功能，可列真
值表确定。
2.2组合逻辑设计
根据任务要求设计电路实现逻辑功能 2.2.1采用小规模逻辑门设计组合电路的步骤: 1、分析任务要求，归纳成逻辑问题。 2、确定输入、输出变量及逻辑定义。 3、根据逻辑问题的因果关系写逻辑表达式或列
函数真值表，写最小项表达式。 4、化简逻辑函数得最简表达式或变换逻辑关系
1.3.3利用布尔代数化简逻辑函数
化简方法: 并项法: 利用A +A=1并项，消变量。 例7: F=ABC +ABC =AB(C +C) =AB 吸收法：利用A+AB=A并项，消变量。 例8: F=AB +ABCD(E+F)=AB(1+CD(E+F)) =AB 消去法：利用A+AB=A+B，消变量。 例9: F=AB +AC+BC=AB+C(A+B)
=AB+ABC=AB+C 配项法：利用A=A(B+B)配项，消去其他项的变量。 例10: F=AB +AC+BC=AB+AC+ (A+A) BC
=AB+ABC+AC+ABC=AB+AC
化简要求:
1、逻辑表达式最简 2、逻辑运算关系统一
最简与-或表达式： 乘积项最少且乘积项中变量因子最
少。
1.4 卡诺图
2.5.2 集成电路规模的划分 小规模集成电路SSI—— 器件集成。
中规模集成电路MSI—— 构件集成。如数据选择 器、译码器、编码器等。
大规模集成电路LSI——子系统集成，定时器等。
超大规模集成电路VLSI——系统集成。 单片机、中央处理器（CPU）等。
2.5.2数据选择器——多路开关
一、结构：多输入、单输出
(4)所有乘积项之逻辑和为函数的最简与-或表达式。
三、具有无关项的逻辑函数表示方法
1、无关项
对函数值没有影响的变量组合所对应的最小 项，用符号表示其函数值。(如BCD码中的 伪码组合)，用 i表示，i取值同最小项。 2、具有无关项的逻辑函数最小项表达式
f=∑m+∑ 3、具有无关项的逻辑函数卡诺图
在无关项格中-填入或X，表示函数值任意。 4、具有无关项逻辑函数的化简
的反馈。
组合逻辑的特点： 任何时刻电路的输出状态只与当前的输入信号的
状态有关，与电路原来的输出状态无关。
2.1组合逻辑分析
任务：根据已知电路图，分析输入、输出关系， 确定电路功能。
方法：
2.1.2逐级电平推导 根据电路逐级分析使输出为1的各输入条件组合，
分析电路功能。
2.1.2列表达式分析
根据电路图从输入到输出逐级写逻辑表达式，化 简后分析电路功能。
当三输
入中至少 有两个输 入为低时 输出为高。
变量取值
ABC 000 001 010 011 100 101 110 111
最小项 最小项符 函数值
mi
F
A B C m0
1
A B C m1
1
A B C m2
1
A B C m3
0
A B C m4
1
A B C m5
0
A B C m6
0
A B C m7
0
函数的最小项表达式：
2.4.2消除竞争冒险的方法
1、增加选通信号P 当信号改变时，选通信号无效，封锁逻辑门; 当信号稳定后，选通信号才有效，允许逻辑门输
出改变。 需要考虑选通信号与输入信号的时序关系。
2、修改逻辑设计 增加冗余项，改变电路，屏蔽逻辑门输入的互补
信号影响 。
例： F=AB+BC
ABC F
000 0 001 1
无关项可以任意取值“0”或“1”以满足合 并圈扩大的化简要求，但不必全部圈。
1.5 集成门电路外特性
一、集成门电路类型: TTL ----电源固定为5V。速度较快，功 耗较大。常用于电子设备或台式仪器。 CMOS----电源范围可由3-18V，功耗小， 性能稳定，常用于便携式仪器或设备。
二、集成门电路的主要参数指标: 1、输出电压指标 输出高电平电压UOHmin大于标准高电平U(1)
当A=“1”且C=“1”时，F=B+B。在 B信号的下降沿 ，由于B滞后于 B，使F=“0”，产生竞争冒险。
010 0 011 0 100 0 101 1 110 1
增加冗余项AC，使：
F=AB+BC=AB+BC+AC 当A=“1”且C=“1”时，
F=B+B+1=“1”，消除竞争冒险。
111 1
2.5常用中规模组合逻辑标准构件
输入端：使能控制（选通） 1个
：ST
路径选择控制
n个：An-1~A0
数据输入
2n个 ：D2n-1~D0
二、功能：当使能有效时（被选通），根据路径选择信
号从多路数据中选择一路给输出。
A1A0
应用：
D0
00
1、数据选择
D1
01
2、函数发生器
D2
10
Y 3、并行数据转换成
D3
11
串行数据
74153 双四选一MUX 74151 八选一MUX
2.2.3逻辑函数变换
1、与非-与非形式 卡诺图圈“1” 得原函数最简与-或表达式，运用
摩根定律得与非-与非表达式。
2、与-或-非形式 卡诺图圈“0”求反函数，运用摩根定律得原函数
的与-或-非表达式。（两次求反，反函数求反）
3、或非-或非形式 卡诺图圈“0”求反函数，对各乘积项和函数运用
摩根定律得 或非-或非表达式。（两次求偶）
1.4.1 卡诺图的结构与特点
是真值表的图格形式。所有变量分成行、列 两组，按循环码取值排列。相邻两行或两列只有 一个变量取值不同。
1、逻辑函数的最小项：
包含了该函数全部变量的乘积项，每个变量 可以是原变量（取值1）或反变量（取值0） 。
n个变量的逻辑函数有2n个最小项，与函数真值 表的变量取值（卡诺图的格）一一对应。
二、用卡诺图化简逻辑函数的规则和步骤
(1)以矩形圈形式合并2n个函数值(为1)相同的卡诺 图格，消去取值不同的变量，形成一个乘积项。
(2) 圈从大到小，直到所有函数值相同(为1)的格全 部圈过。但每个圈中必须至少包含一个没有被 其它圈包围的独立格。
(3)圈尽可能大，使乘积项的变量因子尽可能少。 圈尽可能少，使乘积项的个数尽可能少。
低电平扇出：NL= IOLmax/ IIL
高电平扇出： NH= IOHmax/ IIH
NL < NH
6、 平均传输延迟时间(tpd)
输出信号延迟于输入信号的时间,反映了处理速度
7、功耗
逻辑门消耗 的能量：导通功耗Pon和截止功耗Poff
第二章 组合逻辑电路
组合逻辑的电路结构： 信号从输入端逐级向输出传输，没有后级向前级
个变量取值不同。
AB AB AB AB
2、卡诺图的每个格代表了函
C D0 C D4 CD12 C D8
数的一个最小项。
B
AB AB AB AB
3、相邻两个最小项可以合并 成一个乘积项，并消去一 C 个取值不同的变量。
C D1 AB C D3
C D5 CD13 AB AB C D7 CD15
C D9 AB CD11
三、数据选择器应用 1、信号选择控制 2、改变信号传输发式 多路并行数据分时顺序输出,转换成串行数据。
数字信号的传输方式： 并行方式----------一个信息（byte or word）的n 位数符同时传输，传输速率较高。需要n条信号 线和一条公共接地线。 串行方式----------一个信息的n位数符以统一的 时钟周期按位序依次传输，传输速率较低。只要 一条信号线和一条公共接地线。可以采用移位时 钟脉冲或依约定的速率传输
输出低电平电压UOLmax小于标准低电平U(0)
2、 输入电压指标
当逻辑门的输入信号电压的最小高电平UIHmin高 于开门电平Uon为逻辑1，
最大低电平UILmax 低于关门电平Uoff为逻辑0。信 号电平不能在Uon和Uoff之间
UOHmin>UIHmin 高电平抗干扰容限=UOHmin-UIHmin UILHmax>UOLmax 低电平抗干扰容限= UILmax-UOLmax
得满足设计要求的表达式形式。 5、根据表达式画逻辑图，并检查电路的驱动或
时间延迟等是否符合工程要求。
2.2.2逻辑问题的描述
1、分析要解决的问题，确定必要的逻辑变量。 2、列真值表示各逻辑变量之间的关系。
简化真值表： ＊只列函数值为“1”的变量组合。 ＊若某变量的取值对函数值没有影响，则用×表
示取值“1”、“0”均可。
2、最小项表达式： （标准与-或表达式） 由函数值为1的变量取值对应的最小项相加构
成的与-或表达式
3、最小项代表符m i
序号i为最小项中的原变量取1，反变量取0， 按变量排序组成的二进制数对应的十进制数值。
4、最小项和式∑m
用最小项代表符m i构成的最小项表达式
F（A，B，C，…）= ∑m
例：14
3、实现单输出组合逻辑函数（函数发生器）。 方法：
当使能有效(ST=“0”)，函数变量从选择控制端输 入，输出可写成函数变量最小项和对应数据输入 相与的或项。
（1）写函数的最小项表达式。 （2）数据选择器的使能接有效电平。 （3）根据数据选择器的控制输入端数选择函数 的变量数，并按最小项编号的位序从控制端输入
3、 输入电流指标 逻辑门输入高电平时电流IIH流入输入端， 逻辑门输入低电平时电流IIL从输入端流出。
4、 输出电流指标
逻辑门输出高电平时电流流出输出端，有最大值限制IOHmax 。
逻辑门输出低电平时电流从输出端流出，有最大值限制
IOLmax。
5、 输出能力（扇出系数N）
逻辑门输出端可以最多连接其他门输入端的个数
4、基本型号：74139（双2：4线译码器） 2位码输入，4个开关量输出，一个低电平有效的使能G 74138（3:8线译码器） 3位码输入，8个开关量输出，三个使能控制：EN=G1G2AG2B；
使函数值为“1”的最小项之逻辑和。
F =A B C + A B C + A B C +A B C
F（A、B、C）= m0 + m1 + m2 + m4 =∑m（0、1、2、4）
与真值表中为“1”的项数相同。
1.4卡诺图
1.4.1卡诺图的结构和特点： 1、将变量分为行、列两组，
B
A
AB
相邻列（行）之间只有一 CD
（4) 比较函数的最小项表达式和数据选择器的输 出表达式，确定各Di的值。
2.5.3数据分配器
结构：单数据输入、多输出
输入端：使能控制（选通）1个ST，选择控制n（An1~A0），数据输入 1个D，输出端： 2n个Y0~Y2n-1
功能：当使能有效时（被选通），根据选择控制信号将数据 分配给多路输出中的一路。
2.3考虑特殊问题的逻辑设计
2.3.1多输出函数的逻辑设计 在化简函数时保留各输出的公共项，以使整个电
路形式最简。 2.3.2利用无关项的逻辑设计 利用对函数值没有影响的输入任意项使函数更简。 2.3.3考虑级数的逻辑设计 逻辑门级数（与、或、非运算层次）增加，电路
时间延迟增加。 （1级与非门延迟1ty，1级与或非门延迟1.5ty） 逻辑门级数减少，某些门的输入端可能增加。
2、功能：当使能有效时（被选通），端口下标与输入的二进制码值相 同的输出端为有效电平，指示了当前输入码，其他端口输出无效电平。
一组输入码只能使唯一的一个输出有效（电平与其他输出端不同）。
3、输出表达式：Yi （ An -1 -A0） =mi （使能控制有效时） 每个输出信号对应了输入码构成的最小项的反函数。
2.4 组合逻辑中的竞争冒险
电路输出信号与输入信号不符合应有的逻辑运算关 系
2.4.1竞争冒险的概念及其产生的原因 竞争——同时输入的信号通过不同途径到达同一个
门的时间有先后。 冒险——由于竞争造成逻辑门错误输出干扰脉冲的
现象。 F=AA，在A信号的上升沿(0->1)产生正脉冲冒险 F=A+A，在A信号的下降沿(1->0)产生负脉冲冒险
相邻两列消去列变量。
AB AB AB AB C D2 C D6 CD14 CD10
相邻两行消去行变量。
A、B、C、D 取值 1
4、具有循环邻接性。
A、B、C、D 取值 0
1.4.2用卡诺图化简逻辑函数
一、由函数表达式写其卡诺图： 1、由最小项表达式写卡诺图
将表达式中出现的最小项所对应的卡诺图格 中填入“1”，其余格填“0”。 2、由非最小项表达式写卡诺图 将函数转换成与-或表达式，在每个乘积项的 变量范围内填入“1”，其余格填“0”。 3、具有无关项的函数的卡诺图
A1 A0
00
Y0
D
例15.利用数据选择器和数据分配器实现4路数据传输电路 解: 4/1数据选择器74153输出连1 / 4分配器74155数据输入
2.5.4译码器
一、多一译码器
1、结构：多输入、多输出 输入：使能控制（选通）若干个，n位二进制码A0-An-1， 输出开关量信号： Y0-Ym-1 （m=2n）
2.1.3列真值表分析 如果从表达式不能直接分析电路功能，可列真
值表确定。
2.2组合逻辑设计
根据任务要求设计电路实现逻辑功能 2.2.1采用小规模逻辑门设计组合电路的步骤: 1、分析任务要求，归纳成逻辑问题。 2、确定输入、输出变量及逻辑定义。 3、根据逻辑问题的因果关系写逻辑表达式或列
函数真值表，写最小项表达式。 4、化简逻辑函数得最简表达式或变换逻辑关系
1.3.3利用布尔代数化简逻辑函数
化简方法: 并项法: 利用A +A=1并项，消变量。 例7: F=ABC +ABC =AB(C +C) =AB 吸收法：利用A+AB=A并项，消变量。 例8: F=AB +ABCD(E+F)=AB(1+CD(E+F)) =AB 消去法：利用A+AB=A+B，消变量。 例9: F=AB +AC+BC=AB+C(A+B)
=AB+ABC=AB+C 配项法：利用A=A(B+B)配项，消去其他项的变量。 例10: F=AB +AC+BC=AB+AC+ (A+A) BC
=AB+ABC+AC+ABC=AB+AC
化简要求:
1、逻辑表达式最简 2、逻辑运算关系统一
最简与-或表达式： 乘积项最少且乘积项中变量因子最
少。
1.4 卡诺图
2.5.2 集成电路规模的划分 小规模集成电路SSI—— 器件集成。
中规模集成电路MSI—— 构件集成。如数据选择 器、译码器、编码器等。
大规模集成电路LSI——子系统集成，定时器等。
超大规模集成电路VLSI——系统集成。 单片机、中央处理器（CPU）等。
2.5.2数据选择器——多路开关
一、结构：多输入、单输出
(4)所有乘积项之逻辑和为函数的最简与-或表达式。
三、具有无关项的逻辑函数表示方法
1、无关项
对函数值没有影响的变量组合所对应的最小 项，用符号表示其函数值。(如BCD码中的 伪码组合)，用 i表示，i取值同最小项。 2、具有无关项的逻辑函数最小项表达式
f=∑m+∑ 3、具有无关项的逻辑函数卡诺图
在无关项格中-填入或X，表示函数值任意。 4、具有无关项逻辑函数的化简
的反馈。
组合逻辑的特点： 任何时刻电路的输出状态只与当前的输入信号的
状态有关，与电路原来的输出状态无关。
2.1组合逻辑分析
任务：根据已知电路图，分析输入、输出关系， 确定电路功能。
方法：
2.1.2逐级电平推导 根据电路逐级分析使输出为1的各输入条件组合，
分析电路功能。
2.1.2列表达式分析
根据电路图从输入到输出逐级写逻辑表达式，化 简后分析电路功能。
当三输
入中至少 有两个输 入为低时 输出为高。
变量取值
ABC 000 001 010 011 100 101 110 111
最小项 最小项符 函数值
mi
F
A B C m0
1
A B C m1
1
A B C m2
1
A B C m3
0
A B C m4
1
A B C m5
0
A B C m6
0
A B C m7
0
函数的最小项表达式：
2.4.2消除竞争冒险的方法
1、增加选通信号P 当信号改变时，选通信号无效，封锁逻辑门; 当信号稳定后，选通信号才有效，允许逻辑门输
出改变。 需要考虑选通信号与输入信号的时序关系。
2、修改逻辑设计 增加冗余项，改变电路，屏蔽逻辑门输入的互补
信号影响 。
例： F=AB+BC
ABC F
000 0 001 1
无关项可以任意取值“0”或“1”以满足合 并圈扩大的化简要求，但不必全部圈。
1.5 集成门电路外特性
一、集成门电路类型: TTL ----电源固定为5V。速度较快，功 耗较大。常用于电子设备或台式仪器。 CMOS----电源范围可由3-18V，功耗小， 性能稳定，常用于便携式仪器或设备。
二、集成门电路的主要参数指标: 1、输出电压指标 输出高电平电压UOHmin大于标准高电平U(1)
当A=“1”且C=“1”时，F=B+B。在 B信号的下降沿 ，由于B滞后于 B，使F=“0”，产生竞争冒险。
010 0 011 0 100 0 101 1 110 1
增加冗余项AC，使：
F=AB+BC=AB+BC+AC 当A=“1”且C=“1”时，
F=B+B+1=“1”，消除竞争冒险。
111 1
2.5常用中规模组合逻辑标准构件
输入端：使能控制（选通） 1个
：ST
路径选择控制
n个：An-1~A0
数据输入
2n个 ：D2n-1~D0
二、功能：当使能有效时（被选通），根据路径选择信
号从多路数据中选择一路给输出。
A1A0
应用：
D0
00
1、数据选择
D1
01
2、函数发生器
D2
10
Y 3、并行数据转换成
D3
11
串行数据
74153 双四选一MUX 74151 八选一MUX
2.2.3逻辑函数变换
1、与非-与非形式 卡诺图圈“1” 得原函数最简与-或表达式，运用
摩根定律得与非-与非表达式。
2、与-或-非形式 卡诺图圈“0”求反函数，运用摩根定律得原函数
的与-或-非表达式。（两次求反，反函数求反）
3、或非-或非形式 卡诺图圈“0”求反函数，对各乘积项和函数运用
摩根定律得 或非-或非表达式。（两次求偶）
1.4.1 卡诺图的结构与特点
是真值表的图格形式。所有变量分成行、列 两组，按循环码取值排列。相邻两行或两列只有 一个变量取值不同。
1、逻辑函数的最小项：
包含了该函数全部变量的乘积项，每个变量 可以是原变量（取值1）或反变量（取值0） 。
n个变量的逻辑函数有2n个最小项，与函数真值 表的变量取值（卡诺图的格）一一对应。