第4章 (7)教材配套课件

项目四 数字电子钟的实现
【例 4－1 】 分析 74LS90 构成图 4－6 (a )和图 4－6 ( b )计数器的模值。
解 图 4－6 ( a )的分析过程: (1 )图 4－6 ( a )将一片 74LS90 的 CP 2 和 Q A 相连,并以 CP 1 为计数输入, Q D Q C Q B Q A 为输出,这样构成 8421BCD 码十进制计数器。 (2 )图 4－6 ( a )采用反馈清 0 法,反馈逻辑为 R 0 ( 1 ) =R 0 ( 2 ) = Q C Q B Q A ,即当 Q C Q B Q A 全为 1 时, R0 ( 1 ) =R 0 ( 2 ) =1 ,使计数器复位到 0 状态,即计数到 0111 时异步清 0 ,有效 计数状态 Q D Q C Q B Q A 为 0000 、 0001 、 0010 、 0011 、 0100 、 0101 、 0110 。该电路工作时, 0111 状态会瞬间出现, 但并不属于有效循环。其状态图如图 4－7 ( a )所示。
项目四 数字电子钟的实现
图4－4 74LS90 逻辑图、逻辑符号及外引线图
项目四 数字电子钟的实现
图4－4 74LS90 逻辑图、逻辑符号及外引线图
项目四 数字电子钟的实现
若以 CP 1 为计数输入, Q A 为输出,则是二进制计数器 (二分频电路),如图 4－5 ( a )所示;若以 CP2 为计数输入, Q D Q C Q B 为输出,则是五进制计数器(五分频电路),如图 4－5 ( b )所示;若将 CP2 和 Q A 相连,并以 CP 1 为计数输入, Q D Q C Q B Q A为输出,则为 8421BCD 码十进制计数器,如图 4 －5 (c )所示;若将 CP 1 与 Q D 相连,并以 CP 2 为计数输入, Q A Q D Q C Q B 为输出,则为 5421BCD 码十进制计数器,如图 4－5 ( d )所示。
项目四 数字电子钟的实现
图 4－8 例 4 1 计数器图
项目四 数字电子钟的实现
4.2.2 同步计数器 表 4－4 列出了几种常用的 TTL 型中规模同步计数器。
项目四 数字电子钟的实现
1 . 同步十进制加法计数器 74LS160 集成 4 位同步十进制加法计数器 74LS160 是一种常用 的计数器,有 4 个辅助输入控制 端 ET 、 EP 、 CR 、 LD 。 74LS160 的引脚图和逻辑符号如图 4－9 所示,其功能表 见表 4－5 。
十进制计数器两种接法的状态表如表 4－3 所示。
项目四 数字电子钟的实现
图 4－5 74LS90 构成二进制、五进制和十进制计数器
项目四 数字电子钟的实现
项目四 数字电子钟的实现
2 . 用 74LS90 实现任意模值计数器 利用中规模计数器 74LS90 构成任意进制计数器的方法 有两种:一种是反馈清 0 法(复位法),另一种是反馈置数法。 74LS90 具有异步清 0 和异步置 9 两种控制端,故可采用这 两种方法: (1 )反馈清 0 法。反馈清 0 法是通过异步清 0 端来实现 任意模值计数的。以 0 为起始状态,若构成模 M 的计数器,则 计数到 M 状态时,使之产生清 0 脉冲并立即清 0 ,有效状态为 0~ ( M-1 )。 M 状态出现的时间很短,只是用来产生清 0 信号, 因此 M 为过渡状态。一定要特别注意 R0 ( 1 ) 、 R 0 ( 2 ) 高电 平有效。
项目四 数字电子钟的实现
图 4－11 74LS161 逻辑符号及外引线图
项目四 数字电子钟的实现
项目四 数字电子钟的实现 【例 4－2 】 分析图 4－12 中由 74LS161 构成的计数器。
图 4－12 74LS161 构成的计数器
项目四 数字电子钟的实现 解 电路中用了一片 74LS161 ,因此模值肯定小于 16 。
项目四 数字电子钟的实现
项目四 数字电子钟的实现
项目描述 项目分析 任务 1 二进制计数器 任务 2 集成计数器 任务 3 寄存器 任务 4 存储器与可编程逻辑器件 软件仿真 计数电路的计算机仿真实验 项目实施 小结 习题
项目四 数字电子钟的实现
数字电子钟是采用数字电子技术实现对时、分、秒数字 显示的计时装置。它具有较高的准确性和直观性,与传统机 械钟相比,它具有走时准确、显示直观、无机械传动装置等 特点,因而广泛应用于车站、码头、机场和办公楼等公共场 所。由于数字集成电路的发展和石英晶体振荡器的广泛应用, 使得数字钟的精度远远超过老式钟表,而且大大地扩展了钟 表原先的报时功能,诸如定时自动报警、按时自动打铃、时 间程序自动控制、定时广播、自动起闭路灯、定时开关设备 等,所有这些,都是以计时数字化为基础的。常用的数字化计 时器如图 4－1 所示。
项目四 数字电子钟的实现
图 4－1 常用的数字化计时器
项目四 数字电子钟的实现
项目描述 采用中小规模数字集成电路设计一个数字电子钟,能准
确计时,时、分、秒的时间各以两位 LED 数码管显示;小时的 计时为 24 进位,分和秒的计时为 60 进位;具有手动校时、校 分、校秒的功能;有用蜂鸣器进行提示的整点报时扩展功能。
项目四 数字电子钟的实现
图 4－6 例 4－1 计数器逻辑图
项目四 数字电子钟的实现
图 4－7 例 4－1 计数器
项目四 数字电子钟的实现
图 4－6 ( b )的分析过程: (1 )图 4－6 ( b )将一片 74LS90 的 CP 2 和 Q A 相连,并以 CP 1 为计数输入, Q D Q C Q B Q A 为输出,这样构成 8421BCD 码十进制计数器。 (2 )图 4－6 ( b )采用反馈置 9 法,反馈逻辑为 S 9 ( 1 ) =S 9 ( 2 ) = Q C Q B ,当 Q C Q B 全为 1 时S 9 ( 1 ) =S 9 ( 2 ) =1 ,即计数 到 0110 时使计数器异步置位到 9 ,有效计数状态 Q D Q C Q B Q A 为0000 、 0001 、 0010 、 0011 、 0100 、 0101 、 1001 。该电路工作时, 0110 状态会瞬间出现,但并不属于有 效循环。其状态图如图 4－8 ( a )所示。
项目四 数字电子钟的实现
图 4－9 74LS160 的引脚图和逻辑符号
项目四 数字电子钟的实现
项目四 数字电子钟的实现
项目四 数字电子钟的实现 2 . 同步十进制可逆计数器 74LS190 74LS190 的引脚图与逻辑符号如图 4－10 所示,
74LS190 的逻辑功能表见表 4－6 。
图 4－10 74LS190 的引脚图与逻辑符号
பைடு நூலகம்
项目四 数字电子钟的实现
项目分析 数字式计数定时器是一个典型的数字时序逻辑电路系统,
它一般由振荡器、分频器、计数器、译码器、显示器和校时 控制电路等几部分组成,这些都是数字电路中应用最广的基 本电路。为了提高计数定时器的精度和稳定性,振荡器一般 采用石英晶体振荡器,石英晶体的固有谐振频率一般选为 32768Hz 。
由 3 个 JK 触发器构成的异步三位二进制计数器如图 4 －3 所示。
图 4－3 异步三位二进制计数器电路图
项目四 数字电子钟的实现 任务 2 集 成 计 数 器
4.2.1 异步计数器 表 4－1 列出了几种常用的 TTL 型中规模异步计数器。
项目四 数字电子钟的实现
项目四 数字电子钟的实现
项目四 数字电子钟的实现
项目四 数字电子钟的实现
图 4－13 所示是一个计数、译码、显示电路。计数器芯 片选用 74LS161 。芯片 74LS00用来实现反馈置数, LD=Q C Q B ,计到 6 (即 0110 )时同步置数,预置输入 DCBA=0000 ,下 一个 CP 上升沿到来时完成预置功能,电路返回初态 0000 ,其 状态表如表 4－8 ( b )所示。芯片 74LS47 把二进制数码翻译 成为十进制数的 7 段显示码,从而实现显示译码。数码管用 来显示十进制数字。
项目四 数字电子钟的实现
图 4－2 数字电子钟原理框图
项目四 数字电子钟的实现
计数器的种类很多,可按不同的类别分类: (1 )按计数器中触发器的时钟是否统一,可分为同步计数 器和异步计数器。 (2 )按计数过程中计数器输出数码规律,可分为加法计数 器(递增计数)、减法计数器(递减计数)和可逆计数器(可加可 减计数)。 (3 )按预置方式,可分为同步预置计数器和异步预置计数 器。 (4 )按复位方式,可分为同步复位计数器和异步复位计数 器。 (5 )按编码方式,可分为二进制计数器、十进制计数器及 其他任意进制计数器。
项目四 数字电子钟的实现
计数定时器的工作原理是石英晶体振荡器产生的信号经过分 频器形成秒脉冲信号,将秒脉冲信号送入六十进制的“秒” 计数器电路进行计数,秒计数器电路计满后触发六十进制的 “分”计数器电路,分计数器电路计满后触发二十四进制的 “时”计数器电路,当计满 24 小时后又开始下一轮的循环计 数。为了方便计数结果的显示,以上各计数器都采用 8421BCD 码计数,计数器的输出送译码器译码,时间由 LED 七段数码显示器进行显示。由于计数的起始时间不可能与标 准时间(如北京时间)同步,再者秒脉冲信号精度不够所产生的 计时误差会累积,故需要在电路设计上加一个校时电路,可以 对时、分和秒单独进行校时。其原理框图如图 4－2 所示。
项目四 数字电子钟的实现
项目四 数字电子钟的实现
3 . 同步 4 位二进制加法计数器 74LS161 74LS161 是 4 位二进制同步计数器,具有计数、保持、 同步预置、异步清 0 功能,其逻辑符号及外引线图如图 4－11 所示。 图中 Q D 为最高位, Q A 为最低位。 RCO (也常用 O C 表示)为进位输出端, RCO =Q D Q C Q B Q A ET ,仅当 ET=1 且计数状态为 1111 时, RCO 才变高,产 生进位信号。 74LS161 的功能表如表 4－7 所示。
项目四 数字电子钟的实现
反馈清 0 法是通过异步清 0 端 Cr 来实现任意模值计数 的。以 0 为起始状态,若构成模M 的计数器,则计数到 M 状 态时,使之产生清 0 脉冲并立即清 0 ,有效状态为 0~ ( M-1 )。 M 状态出现的时间很短,只是用来产生清 0 信号,因此 M 为 过渡状态。
项目四 数字电子钟的实现
(2 )反馈置 9 法。以 9 为起始状态,按 9 、 0 、 1 …( M2 )计数,若构成模 M 计数器,则计数到( M-1 )状态时,使之产 生置 9 脉冲并立即置 9 ,有效状态为 9 、0~ ( M-2 ),则 ( M-1 )为过渡状态。
由于 74LS90 有 8421BCD 码和 5421BCD 码两种接法, 因此产生清 0 脉冲和置 9 脉冲的译码电路是不同的,使用时 要特别注意。
项目四 数字电子钟的实现
任务 1 二进制计数器
4.1.1 同步二进制计数器 由 3 个 JK 触发器构成的同步三位二进制计数器如图 3
－24 所示。 时钟 CP 脉冲分别与每个触发器的时钟脉冲端相连,即
CP=CP0 =CP 1 =CP 2 ,该电路是一个同步时序逻辑电路。
项目四 数字电子钟的实现 4.1.2 异步二进制计数器
1 . 异步计数器 74LS90 功能 74LS90 是二 五 十进制异步加法计数器。它由四个下降 沿触发的 JK 触发器组成,为了增加计数器使用的灵活性,触 发器 F A 和触发器 F B ~ F D 的 CP 端单独引出,记为 CP1 和 CP 2 。触发器 F A 在 CP 1 作用下为一位二进制计数器,触发 器 F B ~ F D 在 CP 2 作用下构成异步五进制计数器,电路设置 有两个置 0 输入端 R0 ( 1 ) 、 R 0 ( 2 ) 和两个置 9 输入端 S 9 ( 1 ) 、 S 9 ( 2 ) 。只要R 0 ( 1 ) =R 0 ( 2 ) =1 ,触发器被直接清 0 ;只要 S 9 ( 1 ) =S 9 ( 2 ) =1 ,触发器被直接置 9 。当 R 0 ( 1 ) ·R 0 ( 2 ) = S 9 ( 1 ) ·S 9 ( 2 ) =0 时, 74LS90 才能进行计数。其逻辑图、逻辑符号及外 引线图如图4－4 所示。其功能表如表 4－2 所示。