湖南城市学院计算机体系结构期末考试试题(下)

11．计算机系统结构的层次结构由高到低分别为应用语言机器级，高级语言机器级，汇编语言机器级，操作系统机器级，传统机器语言机器级，微程序机器级 12．计算机系统弗林分类法，把计算机系统分成单指令流单数据流(SISD ）、单指令流多数据流(SIMD)、多指令单数据流和多指令多数据流四大类。

13．透明指的是客观存在的事物或属性从某个角度看不到，它带来的好处是简化某级的设计，带来的不利是无法控制。

22．数据结构和数据表示之间是什么关系？确定和引入数据表示的基本原则是什么？
数据表示是能由硬件直接识别和引用的数据类型。

数据结构反映各种数据元素或信息单元之间的结构关系。

数据结构要通过软件映象变换成机器所具有的各种数据表示实现,所以数据表示是数据结构的组成元素。

（2分）不同的数据表示可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。

数据表示和数据结构是软件、硬件的交界面。

（2分）
除基本数据表示不可少外，高级数据表示的引入遵循以下原则： （1）看系统的效率有否提高，是否养活了实现时间和存储空间. (2）看引入这种数据表示后，其通用性和利用率是否高.
13．计算机组成指的是计算机系统结构的逻辑实现，包括机器级内的数据流和控制流的组成及逻辑设计等.计算机实现指的是计算机组成的物理实现，。

21、软件和硬件在什么意义上是等效的?在什么意义上是不等效的？ 逻辑上等效，性能、价格、实现难易程度上不一样. 22．说明翻译和解释的区别和联系.
区别：翻译是整个程序转换，解释是低级机器的一串语句仿真高级机器的一条语句.联系：都是高级机器程序在低级机器上执行的必须步骤。

19．计算机系统结构也称计算机体系结构,指的是传统机器级的系统结构。

它是
软件和硬件/固件的交界面,是机器语言汇编语言程序设计者或编译程序设计者看到的机器物理系统的抽象。

15．引入数据表示的两条基本原则是:一看系统的效率有否提高；二看数据表示
的通用性和利用率是否高。

19．一种浮点数有1位符号位,阶码为7位移码，尾数8位与符号位一起采用原
码的规格化表示,基数为2，该浮点数可表示的最大数为 ,可表示的最小数为。

移码（又叫增码）是符号位取反的补码,一般用做浮点数的阶码,引入的目的是为了保证浮点数的机器零为全0.
移码的定义:设由1位符号位和n 位数值位组成的阶码,则 [X ］移=2En + X
6382)21(--
—2n≤X ≤ 2n
例如：X=＋1011 [X］移=11011 符号位“1”表示负号
X=－1011 [X］移=00101 符号位“0”表示正号
23．何谓指令格式的优化？简要列举包括操作码和地址码两部分的指令格式优化可采用的各种途径和思路.
指令格式的优化指如何用最短位数表示指令的操作信息和地址信息，使程序中指令的平均字长最短。

①操作码的优化
采用Huffman编码和扩展操作码编码。

②对地址码的优化：
采用多种寻址方式；
采用0、1、2、3等多种地址制;
在同种地址制内再采用多种地址形式,如寄存器—寄存器型、寄存器—主存型、主存—主存型等；
在维持指令字在存储器内按整数边界存储的前提下,使用多种不同的指令字长度。

18．CISC的中文意义是复杂指令计算机，RISC的中文意义是精简指令计算机.
23．简要比较CISC机器和RISC机器各自的结构特点，它们分别存在哪些不足和问题？为什么说今后的发展应是CISC和RISC的结合?
CISC结构特点:机器指令系统庞大复杂。

RISC结构特点：机器指令系统简单,规模小,复杂度低。

CISC的问题：
(1)指令系统庞大,一般200条以上；
(2）指令操作繁杂，执行速度很低；
(3)难以优化生成高效机器语言程序，编译也太长，太复杂；
（4)由于指令系统庞大，指令的使用频度不高，降低系统性能价格比，增加设计人员负担。

RISC的问题；
（1)由于指令少，在原CISC上一条指令完成的功能现在需多条RISC指令才能完成，加重汇编语言程序设计负担，增加了机器语言程序长度，加大指令信息流量。

(2）对浮点运算和虚拟存储支持不很强。

(3)RISC编译程序比CISC难写。

由于RISC和CISC各有优缺点，在设计时，应向着两者结合，取长补短
方向发展.
8
k和k+2之间发生的是什么数据相关
I. 先写后读相关
II。

写—写相关
III。

先读后写相关
A。

只有I B.只有I、II
C.只有I、III D。

以上都不对
1．开发并行的途径有（），资源重复和资源共享.
A、多计算机系统
B、多道分时
C、分布式处理系统
D、时间重叠
18．“一次重叠"解释时，第K+1条指令需等K条指令执行后才能形成，称此时发生了“指令相关”。

若第K条指令的结果数地址与第K+1条指令的源数地
址一样时，称发生了“先写后读相关".
24．为提高流水线效率可采用哪两种主要途径来克服速度瓶颈？
为提高流水线效率可采用瓶颈希再细分(2分)和瓶颈段并联（3分）两种主要途径来克服速度瓶颈。

21．简要解释提高计算机系统并行性的三个技术途径。

(1)时间重叠：引入时间因素，是让多个处理过程在时间上相互错开，轮流
使用同一套设备的各个部分，以加快硬件周转来赢得速度。

（2)资源重复,是引入空间因素，通过重复设置硬件资源来提高性能。

（3）资源共享，是用软件方法让多个用户按一定时间顺序轮流使用同一套资源来提高其利用率，相应也就提高了系统的性能。

6．磁盘外部设备适合于连接到（）
A．字节多路通道B．数组多路通道或选择通道
C．选择通道或字节多路通道D．数组多路通道或字节多路通道14．输入输出系统的发展经历3个阶段，相应对应于3种方式，即程序控制I／
O（包括全软的、程序查询的、中断驱动的)、、直接存储器访问（DMA）和I/O 处理机方式。

3．浮点数尾数基值rm=8，尾数数值部分长6位,可表示规格化正尾数的个数是( ）
A．56个B．63个
C．64个D．84个
9．当浮点数的尾数基值为( ）时,其表数效率最高（假如不考虑隐藏位）.
A、16
B、8
C、4
D、2
2．为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是（）.
A.该程序不应含有过多的I/O操作
B。

该程序的大小不应该超过实际的内存容量
C。

该程序应具有较好的局部性
D。

该程序的指令相关不应过多
7．在Cache存储器中常用的地址映象方式是( )
A．全相联映象B．页表法映象
C．组相联映象D．段页表映象
10．设主存和辅存的平均访问时间分别为10—6秒和10-2秒，若要使虚拟存储器的主存—辅存层平均时间达到10-4，问至少应保证主存访问命中率为多少？( ）
A.0.97 B。

0。

98
C.0。

99
2．为使虚存系统有效地发挥其预期的作用，所运行的程序应具有的特性是（）。

A。

该程序不应含有过多的I/O操作
B.该程序的大小不应该超过实际的内存容量
C.该程序应具有较好的局部性
D.该程序的指令相关不应过多
10．在计算机系统设计中，比较好的方法是( ）。

A、从上向下设计
B、从下向上设计
C、从两头向中间设计
D、从中间开始向上、向下设计16．在存储体系中,Cache存储器对应用程序员是透明的，对系统程序员是透明的。

17．虚拟存储器按映象算法不同，存储管理方式有段式、页式和段页式3种。

20．影响主存命中率的主要因素有：程序在执行过程中的页地址流分布情况,所采用的页面替换算法,页面大小、主存储器的容量以及所采用的页面调度方法.
24．对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？
可采取哪些措施提高存储层次的等效访问速度？（至少提出两种)
存储层次的等效访问时间是TA=HT1+(1-H)T2,H 为主存命中率,T1，T2分别是主、辅存访问时间。

要提高存储层次等效访问速度,可采取的措施有：
1当等效访问时间远大于主存访问周期时,可采取提高主存命中率的方法； 2、当主存命中率已经很高时，可提高主存的访问速度,以降低T1； 3、加快内部地址映像和变换,如采用快—慢表,增大快表命中率等。

25．设二级虚拟存储器的1A T =710-s 、2A T =210-s ，为使存储层次的访问效率e 达到最大值的80%以上,命中率H 至少要求达到多少?实际上这样高的命中率是很难达到的，那么从存储层次上如何改进?
e=TA1/TA=TA1/（H*TA1+（1—H ）＊TA2)≥80％，H≥（10^5—5/4)/(10^5-1）.(2分)
这样的命中率很难达到.为了降低对H 的要求，可以选择高命中率的算法，可以减少相邻两级的访问速度差和容量差（这样做不利于降低存储器的平均每位价格）,可在主、辅存储器间加一层电子磁盘，使存储体系中相邻两级的访问时间比不太大。

11．目前M0由硬件实现,M1用微程序（固件)实现，M2到M5大多用软件实现。

15．计算机系统结构可有_由上而下，由下而上和由中间开始三种不同的设计思
路。

18．“由中间开始”设计的“中间”是指层次结构中的软硬交界面，目前多数是在传
统机器级与操作系统级之间。

24．在一个页式二级虚拟存储器中，采用FIFO 算法进行页面替换，发现命中率
H 太低,因此有下列建议： (1）增大辅存容量; (2）增大主存容量(页数); (3)FIFO 改为LRU ；
(4）FIFO 改为LRU ，并增大主存容量（页数)； (5)FIFO 改为LRU ，并增大页面大小。

试分析上述各建议对命中率的影响情况。

（1）增大辅存容量，对命中率H无影响。

(2)增大主存容量(页数)，可普遍提高命中率.
(3）FIFO改为LRU，一般可提高命中率。

（4)FIFO改为LRU，并增大主存容量(页数)，一般可使命中率有较大提高。

(5）FIFO改为LRU，并增大页面大小，如果原来页面很小,则会使命中率显著
上升，如果原来页面很大，则会使命中率下降。

25．你对Cache存储器的速度不满，于是申请到一批有限的经费，为能发挥其
最大经济效益，有人建议你再买一些同样速度的Cache片子以扩充其容量；而另有人建议你干脆去买更高速的Cache片子将现有的低速Cache片子全部换掉。

你认为哪种建议可取?你如何做决定？为什么?
Cache本身的速度与容量都会影响Cache存储器的等效访问速度。

如果对Cache存储器的等效访问速度不满，需要改进的话，就要作具体分析，看看现在Cache存储器的等效访问速度是否已接近于Cache本身的速度.)如果差得较远，说明Cache的命中率低，应从提高Cache命中率着手，包括调整组的大小、块的大小、替换算法以及增大Cache容量等。

如果Cache存储器的等效访问速度已经非常接近于Cache本身的速度还不能满足需要,就应该更换更高速的Cache片子.
19．Cache存储系统的主要目的提高速度,虚拟存储系统的主要目的是容量。

20．某CACHE存储系统，T2=5T1，在命中率H为0。

8的情况下，该存储系统的加速比是1.8。

22．假设将某系统的某一部件的处理速度加快到10倍，但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少?
26、如有一浮点乘法流水线如图（a)所示，其乘积可直接返回输入端或暂存于缓冲寄存器中，画出实现A*B＊C*D的时空图及输入端的变化,并求出该流水线的吞吐率和效率；当流水线改为图（b）形式时，求其实现同一计算时该流水线的吞吐率及效率.
t3t t
阶加尾乘规格化
(a)
3t
尾乘
t3t t
阶加尾乘规格化
3t
尾乘
(b)
解：计算次序为（A*B)＊（C＊D)，流水线a的时空图如下：
空间阶加尾乘
周期输入1输入2B D
A*B C*D
时间
完成3个乘法用了13个时钟周期， 吞吐率 t t TP ∆=∆=
123.01331 效率 385.013353301=∆⋅∆⨯=⋅=t
t
T T E k 流水线b 的时空图如下：
空间阶加尾乘
周期
输入1输入2B D C*D
时间
尾乘尾乘
完成3个乘法用了11个时钟周期， 吞吐率 t t TP ∆=∆=1273.01132 效率 273.011553302=∆⋅∆⨯=⋅=t
t
T T E k
27、设中断级屏蔽位“1"对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下：
(1)当中断响应优先次序为1→2→3→4时,其中断处理次序是什么?
(2)如果所有的中断处理都各需3个单位时间，中断响应和中断返回时间相对中断处理时间少得多。

当机器正在运行用户程序时，同时发生第2，3级中断请求，过两个单位时间，又同时发生第1，4级中断请求，试画出程序运行过程示意图。

：（1）当中断响应优先次序为1→2→3→4时，其中断处理次序为1→3→4→2。

(2）
26、一个程序共有5个页面组成,程序执行过程中的页地址流如下：P1, P2，P1, P5, P4，P1, P3, P4，P2，P4，假设分配给这个程序的主存储器共有3个页面。

给出FIFO、LRU、OPT 三种页面替换算法对这3页主存的使用情况,包括调入、替换和命中等。

时间t 1 2 3 4 5 6 7 8 9 10 实际
命中次
数页地址流P1 P2 P1 P5 P4 P1 P3 P4 P2 P4
先进先出算法（FIFO算法）1 1 1 1* 4 4 4＊4* 2 2
2次
2 2 2 2＊ 1 1 1 1＊ 4
5 5 5＊ 3 3 3 3*
调
入
调
入
命
中
调
入
替
换
替
换
替
换
命
中
替
换
替
换
最久没有使用算
法(LRU算法）1 1 1 1 1 1 1 1* 2 2
4次
2 2 2* 4 4 4* 4 4 4
5 5＊5* 3 3 3* 3* 5
调调命调替命替命替命
27、假设一台模型计算机共有7种不同的操作码，如果采用固定长操作码需要3位。

已知各种操作码在程序中出现的概率如下表，计算采用全Huffman编码法的操作码平均长度，并计算固定长操作码和Huffman操作码的信息冗余量.若将全Huffman编码改为2—4等长扩展编码法，求操作码最短平均长度和信息冗余量
利用Huffman树进行操作码编码，首先画出图：(3分)
采用Huffman 编码法的操作码平均长度为： ＝0。

45×1＋0。

30×2＋0。

15×3＋ 0。

05×4＋0.03×5＋0。

01×6＋0.01×6 ＝1.97（位)
操作码的最短平均长度为：
＝0。

45×1.152＋0。

30×1.737 ＋0。

15×2.737＋0。

05×4.322 ＋0.03×5。

059＋0.01×6。

644
＋0。

01×6.644＝1.95(位）（2分） 采用3位固定长操作码的信息冗余量为:
Huffman 编码法的信息冗余量仅为:
与3位固定长操作码的信息冗余量35%相比要小得多将例2.17改为2—4等长扩展编码法，操作码最短平均长度为:
H ＝（0.45＋0。

30＋0.15）×2＋（0.05＋0。

03＋0.01＋0.01）×4 ＝2。

20
2-4等长扩展编码法信息冗余量为:
28、用一条5个功能段的浮点加法器流水线计算F=∑=6
1
i i A ,每个功能段的延迟时间
均相等，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器.要求用尽可能短的时间完成计算，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率. 画出时空图得3分
%4.1120
.295
.11=-
=R %0.197.195.11≈-=R
功能段4 1 2 3
4 5 功能段3
1 2 3
4
5 功能段2 1 2 3
4
5 功能段1 1 2 3
4
5
T
T P ∆=
165
（4分） 56.116
251655==∆∆⨯=t t S （4分）
16
5
165550=∆⨯∆⨯=⨯=
t t T k T E K （4分） 26、有一个Cache 存储器。

主存共分8个块（0～7),Cache 为4个块(0～3),采用组相联映象，组内块数为2块，替换算法为近期最少使用算法(LRU)。

(1）画出主存、Cache 地址的各字段对应关系（标出位数）图； (2)画出主存、Cache 空间块的映象对应关系示意图;
(3)对于如下主存块地址流:1,2,4,1,3,7,0,1,2,5，4，6，4,7，2,如主存中内容一开始未装入Cache 中,请列出Cache 中各块随时间的使用状况； （4）对于(3)，指出块失效又发生块争用的时刻; （5）对于(3）,求出此期间Cache 的命中率。

（2)主存块、Cache块的映象对应关系如下图所示（3分）
(3)Cache中各块随时间的使用状况如下图所示。

图中标＊号的是候选替换块的
块号，H：命中;R：替换;L：失效。

（4）发生块失效又发生块争用的时刻有6、7、9、10、11、12、14、15。

(5)Cache的块命中率Hc=3/15=0.2。

剖析：
由于主存块、Cache块之间存在上述的映象对应关系,主存的第0、1、4、
5块只能映象装入或替换物理Cache的第0、1块；主存的第2、3、6、7块只
能映象装入或替换物理Cache的第2、3块。

27、在一个5段的流水线处理机上需经9拍才能完成一个任务，其预约表为：
t0 t1 t2 t3 t4 t5 t6 t7 t8
s1 ∨∨s2 ∨∨
s3 ∨∨∨
s4 ∨∨
s5 ∨∨
分别写出延迟禁止表F、冲突向量C；画出流水线状态转移图;求出最小平均延
迟及流水线的最大吞吐率及其高度方案。

按此流水高度方案输入6个任务,求实
际吞吐率.
答:根据预约表，延迟禁止表F={1,3,4，8}
冲突向量为C:10001101
状态转移图如图所示
各种方案的平均延迟表：
调度方案（2，5）（2,7) 5 （5，6) （6) (6,7) （7）平均延迟 3.5 4。

5 5 5。

5 6 6。

5 7
最小延迟为3.5拍,其调度方案为（2，5）。

按调度方案（2，5）输入6个任务时的时空图如图所示：
实际吞吐率TP=6/25(任务/拍）.。