数字电路基础实验讲义

数字电路与逻辑设计
基础实验
云南大学信息学院电路实验室
二○○七年三月
前言
数字电路与逻辑设计实验作为电子、信息类专业的学科基础课，是一门重要的实践课程，具有很强的实践性。

当今，现代电子技术飞速发展，电子系统设计方法、手段日新月异，众所周知，电子系统数字化已经成为电子技术和电子设计发展的必然趋势。

为此，我院数字电路与逻辑设计实验课程也进行了相应的教学改革，开展了PLD、CPLD、FPGA等先进的EDA教学内容。

与此同时，经过多年的实践教学总结和资料积累，我们感到要发展和应用先进电子技术，必须掌握牢固学科基础理论和基础应用，这在电子设计不断推陈出新的时代，更显得尤为重要。

本实验指导书是理论教学的延伸，旨在培养和训练学生勤奋进取、严肃认真、理论联系实际的工作作风和科学研究精神。

通过本实验课，夯实数字电子技术基础理论的学习，进一步加强基本实验方法和基本实验技能的掌握，为培养锻炼学生的综合能力、创新素质打下坚实的基础。

本指导书按照教学大纲的要求编写，在前一版的基础上进行了修订，增减了部分内容，精心设计了14个典型的数字电路基础实验范例，基本涵盖了数字电路与逻辑设计课的教学内容。

每个实验均给出了实验目的、预习要求、实验原理、内容、步骤和思考题，所有实验均可在纯硬件或EDA实验环境中完成。

附录部分给出了实验箱的操作使用、实验中所使用到的集成电路管脚图，以及常用逻辑符号对照表，方便学生查阅。

限于编者水平有限，加之编写时间仓促，错误和疏漏之处在所难免，真诚希望各位教师和同学提出批评和改进意见。

编者
2007年3月
目录
实验一数字电路实验基础 (1)
实验二集成逻辑门电路的逻辑功能 (5)
实验三组合逻辑电路的分析 (7)
实验四数据选择器 (10)
实验五小规模组合逻辑电路的设计 (14)
实验六中规模组合逻辑电路的设计 (15)
实验七触发器 (17)
实验八同步时序逻辑电路的分析 (20)
实验九中规模集成时序逻辑器件的应用 (22)
实验十*同步时序电路的设计 (27)
实验十一*序列信号发生器 (29)
实验十二*脉冲波形的产生和整形电路 (30)
实验十三* A/D、D/A转换器 (33)
实验十四*数字钟 (35)
附录A 实验设备及其使用 (39)
附录B 常用集成电路外部引脚图 (44)
附录C 常用门逻辑符号对照表 (49)
i
ii
实验一数字电路实验基础
一、实验目的
⑴掌握实验设备的使用和操作
⑵掌握数字电路实验的一般程序
⑶了解数字集成电路的基本知识
二、预习要求
复习数字集成电路相关知识及与非门、或非门相关知识
三、实验器材
⑴直流稳压电源、数字逻辑电路实验箱、万用表
⑵ 74LS00、74LS02、74LS48
四、实验内容和步骤
1、实验数字集成电路的分类及特点
目前，常用的中、小规模数字集成电路主要有两类。

一类是双极型的，另一类是单极型的。

各类当中又有许多不同的产品系列。

⑴双极型
双极型数字集成电路以TTL电路为主，品种丰富，一般以74（民用）和54（军用）为前缀，是数字集成电路的参考标准。

其中包含的系列主要有：
▪标准系列——主要产品，速度和功耗处于中等水平
▪LS系列——主要产品，功耗比标准系列低
▪S系列——高速型TTL、功耗大、品种少
1
▪ALS系列——快速、低功耗、品种少
▪AS系列——S系列的改进型
⑵单极型
单极型数字集成电路以CMOS电路为主，主要有4000／4500系列、40H系列、HC系列和HCT系列。

其显著的特点之一是静态功耗非常低，其它方面的表现也相当突出，但速度不如TTL集成电路快。

TTL产品和CMOS产品的应用都很广泛，具体产品的性能指标可以查阅TTL、CMOS集成电路各自的产品数据手册。

在本实验课程中，我们主要选用TTL数字集成电路来进行实验。

2、TTL集成电路使用注意事项
⑴外形及引脚
TTL集成电路的外形封装与引脚分配多种多样，如附录中所示的芯片封装形式为双列直插式（DIP）。

芯片外形封装上有一处豁口标志，在辨认引脚分配时，芯片正面（有芯片型号的一面）面对自己，将此豁口标志朝向左手侧，则芯片下方左起的第一个引脚为芯片的1号引脚，其余引脚按序号沿芯片逆时针分布。

⑵电源
每片集成电路芯片均需要供电方能正常使用其逻辑功能，供电电源为+5V单电源。

电源正端（+5V）接芯片的VCC引脚，电源负端（0V）接芯片的GND引脚，两者不允许接反，否则会损坏集成电路芯片。

除极少数芯片（如74LS76）外，绝大多数TTL 集成电路芯片的电源引脚都是对角分布，即VCC和GND引脚呈左上右下分布。

⑶输出端
芯片的输出引脚不允许与+5V和地直接相连，也不允许连接到逻辑开关上，否则会损坏芯片。

但没有使用的输出引脚允许悬空，尽量避免让多余输入端悬空。

除OC 门和三态外，不允许将输出端并联使用。

2
⑷芯片安装
在通电状态下，不允许安装和拔起集成电路芯片。

否则极易造成芯片损坏。

在使用多个芯片时应当注意芯片的豁口标志朝向一致。

⑸芯片混用问题
一般情况下，尽量避免混合使用TTL类与CMOS类集成电路。

如需要混合使用时，必须考虑它们之间的电平匹配及驱动能力问题。

碰此种情况时，可以查阅相关资料说明，在此不再赘述。

3、输入与输出信号的加载与观察
逻辑电路为二值逻辑，取值只有“0”、“1”两种情况。

对于逻辑电路的输入，用逻辑开关来产生高、低电平，通过导线将开关连接到电路中，即可输入变量的“0”、“1”取值，原理如图1-1所示。

对逻辑电路的输出，实验中用两种器件来进行观察：一种器件是发光二极管，原理如图1-2所示；当输出为高电平时，发光二极管发光；反之，发光二极管，熄灭。

另一种器件是数码显示器，参见附录B“常见集成电路外部引脚”部分。

图
3、逻辑功能测试
分别测试一个与非门和一个或非门的逻辑功能，画出实验逻辑图，并将测试结果
3
记录在自制的表中。

（提示：与非门芯片的型号为74LS00，或非门芯片的型号为74LS02。

测试时，输入端分别接2只逻辑开关，以产生输入变量的组合；输出端接到LED上作为结果观察。

测试结果即为与非逻辑、或非逻辑的真值表。

）
4、显示电路测试
按图1-1连接逻辑电路，在芯片的输入端上依次加上0000～1111的二进制代码，将相应的电路输出显示结果记录到表1-1中。

（试想，实验中为什么需要一块74LS48芯片呢？不用芯片只接用逻辑开关与数码管相连行不行？）
表1-1 数码显示器测试结果
4
五、思考题
⑴正逻辑情况下，数字电路中的逻辑“1”、逻辑“0”、高电平、低电平、VCC、GND、+5V、0V之间有什么关系？
⑵数字电路中的正逻辑与负逻辑有什么不同？
⑶什么是高电平有效和低电平有效？什么是最高有效位和最低有效位？
⑷ BCD码与8421码是等同的吗？
⑸如何将逻辑表达式转化成逻辑电路图或反之？
实验二集成逻辑门电路的逻辑功能
一、实验目的
⑴熟悉TTL集成逻辑门电路的逻辑功能及其特点
⑵掌握TTL集成逻辑门电路逻辑功能的测试方法
⑶熟悉TTL集成逻辑门电路之间的逻辑关系
二、预习要求
⑴复习与非门、与门、或门、或非门、与或非门、异或门及三态门的逻辑功能
⑵复习逻辑代数以及逻辑表达式之间的转换
三、实验器材
⑴直流稳压电源、数字逻辑电路实验箱
⑵ 74LS00、74LS02、74LS125
5
6
四、实验内容和步骤
1．TTL 门电路无用输入端的处理方法
TTL 与非门电路和或非门电路的流行符号如图2-1所示，与国家公布的标准符号有一定的区别。

如果要用与非门（74LS00）和或非门（74LS02）分别构成非门（反相器），应如何实现？画出实现非逻辑的电路图。

如果有多余的输入引脚没有使用，在实验中应如何处理？
2．用“与非”门构成的基本电路
用与非门74LS00组成下列门电路，并测试它们的逻辑功能。

⑴1X =AB ；⑵2X =A +B ；⑶3X =A ⊕B ；⑷4X =A +B ；⑸5X =AB +CD
把设计的逻辑电路图画出，然后按电路图接线，对所设计的逻辑电路进行测试，并将测试的结果（即真值表）填入自制的表中。

3．TTL 三态门的逻辑功能测试
将TTL 三态门74LS125和与非门74LS00按图2-2连线，输入端A 、B 、E 分别接到3个逻辑开关，输出端Y 接到一个发光二极管。

改变控制端E 和输入端A 、B 输入信号的高、低电平，观察输出端的输出状态，将结果填入自制的表中，并分析电路的作用原理。

图2-3 思考题电路
五、思考题
⑴若与或非门电路如图2-3所示，要实现F=AB+CD功能，多余输入端应如何处理？
⑵想要实现“线与”逻辑，应该使用什么样的逻辑门？请画出实现的原理图并加以说明。

实验三组合逻辑电路的分析
一、实验目的
⑴熟悉组合逻辑电路的特点及一般分析方法
⑵熟悉中规模集成组合电路编码器、译码器等器件的基本逻辑功能和简单应用二、预习要求
⑴复习组合逻辑电路的分析方法
⑵复习全加器、编码器、译码器
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS48、74LS51、74LS86、74LS138、74LS148
四、实验内容和步骤
1．全加器的功能测试
将74LS86（异或门）、74LS00和74LS51（与或非门）按图3-1连线。

输入端
A i、
B i、
C i-1分别接3个逻辑开关，输出端S i、C i分别接2个发光二极管。

改变输入
端输入信号的状态，观察输出端的输出信号状态，把结果填入自制的表中，并写出输出函数S i、C i的逻辑表达式（化简）。

2．8线－3线优先编码器的功能测试
将8－3线优先编码器74LS148按图3-2接线，其中输入端分别接9个逻辑开关，输出端Q C、Q B、Q A、GS和EO分别接5个发光二极管。

按表3-1改变输入端的输入状态，观察输出端的输出状态并把结果填入表中。

图3-2 8－3线优先编码器电路
表3-1
3．译码器的功能测试
⑴将二进制3-8线译码器74LS138按图3-3接线。

用逻辑开关输入G1、G2A、G2B、
A、B、C等信号，用发光二极管观察输出Y0～Y7状态，并把结果填入表3-2中。

⑵将BCD码到七段码译码／驱动器74LS48按图3-4接线。

用逻辑开关输入BCD 码的编码信号D、C、B、A，通过七段数码管的显示，观察电路的输出状态，并把结果填入表3-3。

图3-3 3－8译码器电路图3-4 BCD码－七段码译码／驱动电路
注：G2＝G2A＋G2B
表3-3
五、思考题
如何用两片74LS138组成4-16线译码器？（画出逻辑原理图）
实验四数据选择器
一、实验目的
⑴熟悉四选一、八选一数据选择器的逻辑功能
⑵熟悉中规模集成组合电路的分析方法
二、预习要求
⑴复习组合逻辑电路的分析方法
⑵复习常用中规模组合逻辑器件相关知识
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS138、74LS151、74LS153
四、实验内容和步骤
1．四选一数据选择器的测试
将四选一数据选择器74LS153按图4-1接线。

B、A、1C3、1C2、1C1、1C0为信号输入端，1Y为相应的信号输出端。

在1C3、1C2、1C1、1C0状态确定的条件下，改变B、A信号，观察1Y的输出状态，并把结果填入表4-1。

然后写出1Y的逻辑表达式。

2．四选一数据选择器的分析
用双四选一数据选择器74LS153组成如图4-2所示电路。

先对该逻辑进行测试，把测试的结果填入自制的表中。

然后分析测试结果，写出输出函数1Y、2Y的逻辑表达
图4-2 四选一数据选择器分析
3．八选一数据选择器的测试
将八选一数据选择器74LS151按图4-3接线。

其中C、B、A为三位地址码，S为低电平选通输入端，D0～D7为数据输入端，Y为原码输出端，W为反码输出端。

按照表4-3所示在电路的输入端加载输入信号，观察输出端的输出状态，并把结果填入表4-2。

4．八选一数据选择器的分析
分析图4-4的逻辑电路完成什么样的逻辑功能。

置数据输入端D0～D7的输入信号分别为11110000或10101010两种状态后，再分别两次加载地址码输入端C、B、A的输入信号为0～7，同时观察发光二极管的状态，将结果记录到表4-4中，然后根据结果对电路进行分析。

五、思考题
8选1数据选择器74LS151芯片组成图4-5所示电路。

⑴分析电路功能，写出电路输出函数F的逻辑表达式。

⑵若改用74LS153芯片实现函数F，试画出其电路图。

图4-5 思考题电路
实验五小规模组合逻辑电路的设计
一、实验目的
⑴掌握用集成门电路进行组合电路设计的方法，并通过实验验证设计的正确性
⑵熟悉灵活运用不同的门电路来达到同一设计要求的方法
二、实验预习
⑴复习组合逻辑电路的设计方法
⑵根据实验任务和要求以及实验提供的门电路和装置设计逻辑电路，要求所设计的电路在条件允许下尽量优化
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS04、74LS10、74LS20
四、实验内容和步骤
1．三变量不一致电路
设计一个“三变量不一致电路”，当输入的三个变量不相同时，电路输出为“1”，否则为“0”。

要求全部用“与非”门实验，且输入仅给出原变量。

2．裁判表决电路
举重比赛有三个裁判，一个主裁判A，两个副裁判B、C。

在杠铃是否完全举起的裁决中，每一个裁判通过按下自己面前的按钮来裁决。

最终的裁决取决于至少两名裁判的裁决，其中必须要有主裁判。

如果最终的裁决为杠铃举起成功，则输出举重“有效”指示灯亮，否则“无效”指示灯亮。

请设计此逻辑电路。

3．简易自动售票机
设计一台简易自动售票机的控制电路，要求投入伍角、贰角或两个壹角的钱币时，输出一张价值贰角的邮票，并能找补多余的零钱。

4．交通信号故障监测
设计一个监测信号灯工作状态的逻辑电路。

每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻点亮的状态只能是红、绿或黄加上绿当中的一种。

而当出现其他五种点亮的状态时，电路发生故障，要求逻辑电路发出故障信号，以提醒维修人员前去修理。

五、思考题
总结使用小规模组合逻辑器件设计逻辑电路的一般方法。

实验六中规模组合逻辑电路的设计
一、实验目的
⑴熟悉中规模集成电路的使用
⑵掌握用中规模集成电路设计组合逻辑电路的方法
二、实验预习
复习数据选择器和译码器的逻辑功能
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS20、74LS151、74LS138
四、实验内容和步骤
1．路灯控制电路
试用数据选择器设计一个路灯控制电路，要求在四个不同的地方都能独立地开灯和关灯。

2．一位全减器
试用3－8译码器74LS138设计一位全减器。

3．三变量逻辑函数
用8选1数据选择器74LS151芯片实现三变量逻辑函数：
Z=ABC+AC+ABC
4．多输出逻辑函数
试利用3-8译码器74LS138产生一组多输出逻辑函数：
⎧⎪⎪⎨⎪⎪⎩
1
2
3
4
Z=AC+ABC+ABC Z=BC+ABC
Z=A+ABC
Z=ABC+BC+ABC
五、思考题
总结使用中规模组合逻辑器件设计逻辑电路的一般方法。

实验七触发器
一、实验目的
⑴学习触发器逻辑功能的测试方法
⑵进一步熟悉RS触发器、集成D触发器和JK触发器的逻辑功能及其触发方式二、实验预习
⑴复习各种触发器的逻辑功能
⑵复习不同触发器的相应触发方式
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS74、74LS76
四、实验内容和步骤
1．基本RS触发器
基本RS触发器用与非门74LS00构成，按图7-1接好线。

在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。

把结果填入自制的表中。

图
2．D触发器
用带预置和清除的双D型触发器74LS74来测试上升沿触发集成D型触发器的逻辑功能。

先按图7-2接线，在时钟脉冲的不同电平状态，改变预置端PRE和清除端CLR 的信号，通过发光二极管观察触发器的输出状态。

把结果填入自制的表中。

然后，按图7-3接线，测试D触发器的逻辑功能。

在D触发器的逻辑功能测试中，先将数据输入端D分别置入“0”或“1”，再用清零端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-1中。

注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。

3．JK触发器
用带预置和清除的双JK触发器74LS76来测试下降沿触发集成JK触发器的逻辑功能。

先按图7-4接线，改变预置端PRE和清除端CLR的信号，通过发光二极管观察触发器Q输出端的输出状态。

把结果填入自制的表中。

然后，按图7-5接线，测试JK触发器的逻辑功能。

图7-5 JK触发器逻辑功能测试
在JK触发器的逻辑功能测试中，先将数据输入端J、K分别置入00、01、10或11，再用清除端CLR和预置端PRE分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端CLK发出脉冲的上升边沿和下降边沿，同时观察电路输出端Q的输出状态，把结果填入表7-2中。

注意：清零和置位之后，清除端CLK和预置端PRE必须置成“1”状态。

4．触发器的简单应用
用触发器可以很容易地实现对输入脉冲信号的分频功能。

图7-6中，用D触发构成的分频电路实现对CP1脉冲的二分频，用JK触发器构成的分频电路实现对CP2脉冲的四分频。

按图接线，Q1和Q2分别接到2个发光二极管，CP1和CP2同时接到单脉冲的输出端。

按动单脉冲按钮，观察Q1与CP1和Q2与CP2的对应关系，把观察的结果记录到自制的表中，根据表中的数据画出Q1、Q2与CP对应的波形图。

注意：在按下和释放单脉冲按钮的时刻，就应对Q1和Q2的状态变化进行观察。

7-6 二分频和四分频电路
五、思考题
⑴ RS触发器“不定”状态的含义是什么？
⑵指出图7-7的电路是什么功能，并画出时序图。

图7-7 思考题电路
实验八同步时序逻辑电路的分析一、实验目的
⑴熟悉同步时序逻辑电路的一般分析、设计方法
⑵熟悉移位寄存器和同步计数器的逻辑功能
二、实验预习
复习触发器的功能、特点和应用
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS08、74LS10、74LS86、74LS74、74LS76
四、实验内容和步骤
1．移位寄存器型计数器
⑴将集成D型触发器74LS74按图8-1接线。

电路的脉冲输入端CP接单脉冲，三个输出端Q3、Q2、Q1分别接发光二极管。

用触发器的异步清零端CLR将触发器初始状态复位为“000”，Q3Q2Q1＝000。

逐次按动单脉冲按钮，观察在CP脉冲作用下，计数器输出端的变化状态，将结果填入自制的表中。

分析电路输出端状态变化的规律，画出状态转换图，并说明电路的功能。

图8-1 移位寄存器型计数器（1）
⑵将集成D型触发器74LS74按图8-2接线。

电路的脉冲输入端CP接单脉冲，四个输出端Q4、Q3、Q2、Q1分别接发光二极管。

用触发器的异步清除端CLR将触发器初始状态复位为“0000”，Q4Q3Q2Q1＝0000。

（同样，可以用各触发器的预置端将触发器的初始状态置为某个状态。

）逐次按动单脉冲按钮，观察在CP脉冲作用下，计数器输出端的变化状态，将结果填入自制的表中。

分析电路输出端状态变化的规律，画出状态转换图，并说明电路的功能。

2.JK触发器组成的同步计数器
将集成JK触发器74LS76按图8-3接线。

A端接逻辑开关，CP端接单脉冲，Q1、Q2、Y端分别接三个发光二极管。

设各触发器的初始状态均为“0”（用异步清零端复位），观察当A端分别接“0”和“1”电平时，触发器输出端Q1、Q2和电路输出端Y的变化情况，并把结果填入自制的表中。

根据结果分析电路输出的变化规律，画出状态转换图，
并说明电路的功能。

图8-3 JK触发器组成的同步计数器电路
五、思考题
总结同步时序逻辑电路的一般分析方法。

实验九中规模集成时序逻辑器件的应用
一、实验目的
⑴熟悉中规模集成时序电路：同步十进制计数器74LS160、双向移位寄存器74LS194的逻辑功能和使用方法
⑵掌握中规模集成时序电路的分析方法
二、实验预习
⑴计数器、移位寄存器的功能和特点
⑵中规模集成时序电路的功能特点和使用方法
三、实验器材
⑴直流稳压电源、数字逻辑实验箱
⑵ 74LS00、74LS160、74LS194
四、实验内容和步骤
1．同步十进制计数器
⑴集成同步十进制计数器74LS160除了具有十进制加法计数功能之外，还有预置数、异步清零和计数保持的功能，其功能表如表9-1所示。

建立74LS160的实验电路如图9-1。

使能端ENT和ENP接高电平“1”，清零端CLR 和置数端LOAD也接高电平“1”，使集成同步十进制计数器74LS160进入同步十进制计数状态。

计数输出端QD、QC、QB、QA接BCD-七段码译码／驱动显示器，用于观察状态数的变化。

同时，计数输出端也接到逻辑分析仪，用来观察计数器的时序波形。

打开仿真开关，在连续脉冲的作用下，观察译码显示器数字的变化规律，并用逻辑分析仪观察计数器状态的转换规律。

试在图9-1-A的波形图中标出显示器数字变化时计数器输出的状态。

表9-1
图9-1 74LS160同步十进制计数器电路
将74LS160计数器的QB端和QC端分别连到一个与非门的输入端，与非门的输出端接74LS160的异步清除端～CLR，其余的连接关系不变，如图9-1a。

这样就构成了一个采用清零法的同步六进制计数器。

打开仿真开关，在连续脉冲的作用下，观察译码显示器数字的变化规律，并用逻辑分析仪观察计数器状态的转换规律。

仔细观察屏幕，看一看出现了什么异常的现象。

图9-1a 采用清零法的同步六进制计数器
将上述的清零法改为置数法，令要置入的数为DCBA＝“0000”，同时将与非门的输出改到74LS160的～LOAD端。

如图9-1b。

再次运行仿真，重复前面的观察。

看一看又有什么情况发生。

⑵图9-2是用两片74LS160组成一个同步计数器，问该计数器是几进制的计数器？试分析该计数器的工作原理。

图9-1b 采用置数法的同步六进制计数器
图9-2 两片74LS160组成的同步计数器
2．双向移位寄存器
⑴集成双向移位寄存器74LS194在简单移位寄存器的基础上又附加了左移和右移控制、数据并行输入、保持、异步复位等功能。

其功能表如表9-2所示。

建立如图9-3所示的集成移位寄存器实验电路，验证74LS194的逻辑功能。

时钟信号CLK由时钟源提供，频率取1Hz。

控制信号S1、S0用两只开关来分别控制，对开关的操作分别用键盘按键1和0来控制。

左移、右移控制信号也用两只开关来分别控制，对开关的操作分别用L和R按键。

并行输入置数端D、C、B、A接成“1011”状态。

输入、输出均接逻辑探针监视。

打开仿真开关，单击1、0键，令S1S0＝11，观察移位寄存器输出的变化；令S1S0＝01，按R键，不断改变右移输入，观察数据右移串行输出；令S1S0＝10，按L键，不断改变左移输入，观察数据左移串行输出。

把观察到的结果填入表9-3a和9-3b中。

图9-3 74LS194的逻辑功能验证电路
图9-4 两片74LS194组成的计数器
⑵用两片74LS194组成图9-4的计数器电路，试分析该电路完成什么样的逻辑功能，并画出它的状态转换图。

表9-3b
五、思考题
⑴总结中规模集成时序逻辑电路的一般分析方法。

⑵用中规模集成计数器构成N进制计数器的方法有几种？各有什么方法？
实验十*同步时序电路的设计
一、实验目的
⑴掌握中规模集成时序电路74LS160计数器、74LS194移位寄存器的逻辑功能和使用方法
⑵熟悉中规模集成时序器件的一般设计方法
二、实验预习
⑴中规模集成电路74LS160、74LS194的逻辑功能及应用方法
⑵中规模集成电路74LS160、74LS194的一般设计方法
三、实验器材
⑴直流稳压电源、数字逻辑电路实验箱
⑵ 74LS00、74LS160、74LS194
四、实验内容和步骤
1．二十四进制和三十一进制计数器
试用同步十进制计数器芯片74LS160构成两个同步计数器，其中一个的计数进抽为二十四进制，另一个的计数进制为三十一进制。

画出它们的逻辑电路图，并验证之。

2．模M＝13的扭环计数器
下面的图10-3为一自起动扭环形计数器的状态图。

试用74LS194将该电路设计出来，画出逻辑电路图并验证之。

（要求为同步电路）。