整理版 集成电路 题目
计算机集成考试题及答案
计算机集成考试题及答案[题目一]1. 计算机集成电路(CIC)是指什么？答：计算机集成电路是把电子器件、线路和封装组合在一起，形成一个或多个功能完整的电路模块，在单个芯片上集成电子器件、线路和封装。
2. 请简要描述计算机集成电路的发展历程。
答：计算机集成电路的发展经历了多个阶段。
1960年代末，诞生了初级大规模集成电路，可以集成数百个逻辑门。
1970年代中期，产生了中级大规模集成电路，集成门数达到数千个。
1980年代初，出现了高级大规模集成电路，门数达到数万个。
1990年代初，随着超大规模集成电路的出现，门数更是达到了数亿个。
目前，超大规模和超大规模以上级别的集成电路已成为主流。
3. 请解释贝尔定律对集成电路发展的影响。
答：贝尔定律是指，每隔18至24个月，集成电路中所能容纳的晶体管数量将翻倍，而价格将减半。
这一定律推动了集成电路技术的快速发展，使得集成电路的性能不断提高，成本不断降低，为计算机技术的革新提供了强大的支持。
4. 请列举三种常见的计算机集成电路类型。
答：常见的计算机集成电路类型包括：数字集成电路、模拟集成电路和混合集成电路。
[题目二]1. 什么是计算机集成制造技术？答：计算机集成制造技术是指将电子器件、线路和封装等组合在一起，通过一系列制造工艺，实现对集成电路芯片的生产和加工。
2. 描述计算机集成制造技术的主要工艺流程。
答：计算机集成制造技术的主要工艺流程包括：晶圆加工、沉积、光刻、刻蚀、清洗、温度退火、封装、测试和分选等环节。
3. 请解释深亚微米工艺对计算机集成制造技术的意义。
答：深亚微米工艺是指制造集成电路中特征尺寸在0.1微米至0.25微米之间的工艺。
深亚微米工艺的采用使得集成电路的微细特征得以实现，使得芯片的密度增加、速度提高、功耗降低，从而推动了计算机集成制造技术的进步。
4. 请说明集成制造技术在计算机硬件发展中的重要性。
答：集成制造技术是计算机硬件发展中的关键技术之一。
多功能集成电路考核试卷
B.硅
C.铝
D.钨
5.在集成电路设计中，以下哪个参数不是描述晶体管的重要参数？（）
A.电流放大倍数
B.饱和电压
C.耗散功率
D.频率响应
C.非门
D.异或门
7. TTL型集成电路的逻辑“1”输出电压通常是（）。
A. 0V
B. 5V
C. 10V
A.尺寸缩小
B.集成度提高
C.速度加快
D.功耗降低
E.成本上升
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.集成电路（IC）是由许多微小的电子元件组成的，这些元件主要是基于______材料制作的。
2.在数字电路中，逻辑门是实现逻辑功能的基本单元，其中与非门（AND-NOT）的逻辑表达式为______。
B.蚀刻技术
C.化学气相沉积
D.分子束外延
E.离子注入
12.数字集成电路的常见逻辑系列包括以下哪些？（）
A. TTL
B. CMOS
C. ECL
D. ICL
E. BiCMOS
13.以下哪些是微电子技术的应用领域？（）
A.计算机技术
B.通信技术
C.智能控制
D.医疗电子
E.航空航天
14.集成电路设计中需要考虑的电气特性包括以下哪些？（）
7.金属互连是集成电路中用于连接各个器件和层的主要材料。( )
8.集成电路的制造过程中，光刻技术的精度决定了电路的最小特征尺寸。( )
9.在模拟集成电路中，放大器的带宽与晶体管的电流放大倍数成正比。( )
10.随着技术的发展，集成电路的尺寸会越来越大，集成度会越来越低。( )
五、主观题（本题共4小题，每题5分，共20分）
1+X集成电路理论练习题含参考答案
1+X集成电路理论练习题含参考答案一、单选题（共40题，每题1分，共40分）1、在电子产品测试中需保证测试环境稳定，其中使用环境稳定是指（）。
A、使用人员操作得当B、硬件的工作参数稳定C、软件的工作参数稳定D、模拟真实用户使用时的场景正确答案：D2、以全自动探针台为例，关于上片的步骤，下列所述正确的是：( )。
A、打开盖子→花篮放置→花篮下降→花篮到位→花篮固定→合上盖子B、打开盖子→花篮放置→花篮到位→花篮下降→花篮固定→合上盖子C、打开盖子→花篮放置→花篮下降→花篮固定→花篮到位→合上盖子D、打开盖子→花篮放置→花篮固定→花篮下降→花篮到位→合上盖子正确答案：D答案解析：以全自动探针台为例，上片的步骤为：打开盖子→花篮放置→花篮固定→花篮下降→花篮到位→合上盖子。
3、转塔式分选机设备进行编带后，进入( )环节。
A、上料B、测试C、外观检查D、真空包装正确答案：C答案解析：转塔式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→编带→外观检查→真空包装。
4、通常情况下，一个内盒中装入的DIP管装芯片( )颗。
A、3000B、1000C、5000D、2000正确答案：D答案解析：一般情况下，一个内盒中装入的DIP管装芯片2000颗。
5、元器件的引线直径与印刷焊盘孔径应有（）的合理间隙。
A、0.1~0.4mmB、0.2~0.3mmC、0.1~0.3mmD、0.2~0.4mm正确答案：D6、在电子电路方案设计中最简单的显示平台是（）。
A、OLEDB、LCDC、LEDD、数码管正确答案：C7、平移式分选机进行料盘上料时，在上料架旁的红色指示灯亮的含义是( )。
A、上料机构故障B、上料架上有料盘C、上料架上有空料盘D、上料架上没有料盘正确答案：B答案解析：平移式分选机进行料盘上料时，上料架上是否有料盘可以通过上料架旁的传感器进行检测。
当传感器指示灯为红色时，表明上料架上还有料盘，可以继续进行上料，当传感器指示灯为绿色时，表明上料架上无料盘，停止上料。
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
整理版 集成电路 题目
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
集成电路创新大赛题目
集成电路创新大赛题目
本次集成电路创新大赛的主题为“智能生活”，旨在鼓励参赛者
通过创新的设计与技术，打造更加智能、便捷、舒适的生活方式。
具体题目如下：
1. 智能家居控制系统设计
设计一套基于集成电路的智能家居控制系统，能够实现智能化控制、场景联动等功能，提高生活质量和舒适度。
2. 智能健康监测装置设计
设计一种能够实时监测人体健康指标的智能健康监测装置，能够自动检测、记录和分析数据，提供精准的健康评估指导。
3. 智能交通出行系统设计
设计一种基于智能芯片的交通出行系统，能够实现智能导航、路况预测、车辆管理等功能，提高出行效率和安全性。
4. 智能农业监控系统设计
设计一套基于集成电路的智能农业监控系统，能够实时监测土壤、气象、作物等信息，提高农业生产效率和质量。
5. 智能家电控制模块设计
设计一套能够实现智能家电控制的模块，可与现有家电设备兼容，通过手机APP等方式进行远程控制，提高生活便捷性和智能性。
- 1 -。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
《集成电路设计原理》试卷及答案解读
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET 可以分为 、 、 、四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
二、画图题：（共12分）1．（6分）画出由静态CMOS 电路实现逻辑关系Y ABD CD =+的电路图，要求使用的MOS 管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC =,画出其相应的电路图。
三、简答题：（每小题5分，共20分） 1.简单说明n 阱CMOS 的制作工艺流程，n 阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS 工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为 2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
1+X集成电路理论练习题库(含答案)
1+X集成电路理论练习题库（含答案）一、单选题（共40题，每题1分，共40分）1、当芯片移动到气轨( )时，旋转台吸嘴吸取芯片。
A、首端B、中端C、末端D、任意位置正确答案：C答案解析：当芯片移动到气轨末端时，旋转台吸嘴的升降电机到达芯片正上方，吸嘴产生一定负压将该芯片吸起，升降电机上移并后退进入旋转台，上料完成。
2、{在扎针测试时，需要记录测试结果，根据以下入库晶圆测试随件单的信息，如果刚测完片号为5的晶圆，那么下列说法正确的是：( )。
}A、TOTAL=5968，PASS=5788B、TOTAL=6000，PASS=5820C、T0TAL=5820，FAIL=180D、TOTAL=5788，FAIL=212正确答案：B答案解析：入库晶圆测试随件单中的合格数指的是除去测试不合格及外观不合格的合格数量，因此，总数TOTAL=“合格数”+“测试不良数”+“外观剔除数”，测试合格数PASS=“合格数”+“外观剔除数”，测试不合格数FAIL=“测试不良数”。
所以对于片号为5的晶圆，TOTAL=6000，PASS=5820，FAIL=180。
3、在光刻过程中，完成涂胶后需要进行质量评估，以下不属于涂胶质量评估时，光刻胶覆盖硅片的质量缺陷的是（）。
A、光刻胶的回溅B、光刻胶中有针孔C、光刻胶起皮D、光刻胶脱落正确答案：D4、低压化学气相淀积的英文缩写是（）。
A、APCVDB、PECVDC、LPCVDD、HDPCVD正确答案：C答案解析：APCVD是常压化学气相淀积；PECVD是等离子体增强型化学气相淀积；LPCVD是低压化学气相淀积；HDPCVD是高密度等离子体化学气相淀积。
5、清洁车间内的墙面时要求使用（）进行清洁。
A、麻布B、不掉屑餐巾纸C、无尘布D、棉正确答案：C答案解析：一周擦一次墙面，清洁车间内的墙时应使用无尘布。
无尘布由100%聚酯纤维双面编织而成，表面柔软，易于擦拭敏感表面，摩擦不脱纤维，具有良好的吸水性及清洁效率。
集成电路试题库
集成电路试题库半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过⼀系列的加⼯⼯艺，将晶体管，⼆极管等有源器件和电阻，电容等⽆源元件，按⼀定电路互连。
集成在⼀块半导体基⽚上。
封装在⼀个外壳内，执⾏特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英⽂缩写【答案：】⼩规模集成电路（SSI），中规模集成电路（MSI），⼤规模集成电路（VSI），超⼤规模集成电路（VLSI），特⼤规模集成电路（ULSI），巨⼤规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪⼏类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪⼏类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺⼨？它对集成电路⼯艺有何影响？【答案：】集成电路中半导体器件的最⼩尺⼨如MOSFET的最⼩沟道长度。
是衡量集成电路加⼯和设计⽔平的重要标志。
它的减⼩使得芯⽚集成度的直接提⾼。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理。
【答案：】该电路可以完成NAND逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp，它可以解决⼀般动态组合逻辑电路存在的电荷分配的问题。
对于⼀般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。
该电路增加了⼀个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。
在评估阶段，M kp截⾄，不影响电路的正常输出。
8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造⼯艺1、四层三结的结构的双极型晶体管中隐埋层的作⽤【答案：】减⼩集电极串联电阻，减⼩寄⽣PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过⼤将增⼤集电极串联电阻，扩⼤饱和压降，若过⼩耐压低，结电容增⼤，且外延时下推⼤3、简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤【答案：】第⼀次光刻：N+隐埋层扩散孔光刻第⼆次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜【答案：】NPN晶体管电流增益⼩，集电极串联电阻⼤，NPN管的C极只能接固定电位6、以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？并请提出改进⽅法【答案：】⾸先NPN具有较薄的基区，提⾼了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
集成电路期末试题及答案
集成电路期末试题及答案Michael Chen2022年1月10日第一部分：选择题1. 集成电路是指（）A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案：D2. 集成电路的分类依据是（）A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案：C3. 集成电路的封装形式包括（）A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案：D4. CMOS是指（）A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案：C5. 集成电路的发展趋势是（）A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案：D第二部分：填空题1. 集成电路的最早应用是在（电子计算机）中。
2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和（蚀刻）。
3. 集成电路的数字功耗由（开关功耗）和（短路功耗）组成。
4. 集成电路的封装形式除了DIP、SIP、QFP外，还有（BGA）。
5. 集成电路的发展史上的一个重要里程碑是第一个微处理器（Intel 4004）的发布。
第三部分：简答题1. 请简要解释集成电路的概念，并举例说明。
答：集成电路是将多个电子器件（如晶体管、电容器等）集成在一个芯片上的电路。
通过微影工艺在芯片上形成电路连接，实现各种电路功能。
例如，常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。
2. 请介绍集成电路制造工艺中的薄膜沉积步骤。
答：薄膜沉积是集成电路制造工艺中的重要步骤之一。
它通过在芯片表面上沉积一层薄膜，为后续工艺提供基础。
常用的薄膜沉积工艺包括物理气相沉积（PVD）和化学气相沉积（CVD）。
PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜；CVD则是通过化学反应使气相中的化合物在芯片表面沉积。
薄膜沉积可以实现金属导线、绝缘层等结构的形成，为后续的光刻、蚀刻工艺提供基础。
集成电路复习题(整理)
集成电路应用学习思考题一、 填空题：1、如图1是双列直插封装集成电路实物图，请标出通常情况下的引脚序号排列规律；对于其顺序拿不准时应 查阅有关的技术资料或产品说明书 。
2、集成电路虽然是功能完整的电路，但在应用过程中还常常需要附加外接元件及外电路，才能达到满意的工作状态，常见的几种外围电路有：电源电路、为辅助集成电路块完成特定功能的外接元件、频率补偿电路、接口电路等。
3、金属圆壳封装，面向引脚正视，在图中 标出引线排列的顺序：4、扁平封装，在图中标出引线排列的顺序：二、电路分析：1、 如右图是电源端保护电路，试分析其工作原理。
答：图中VD 1、VD 2是为防止电源电压接反时的保护电路， 当电源接反，二极管处于反向偏置，无电流流过集成电路。
2、 运算放大器的共模和差模输入电压过高时，轻者可使输入管β值下降，使放大器特性变坏，重者将使输人管损坏。
因此通常都需要加一定的输入保护。
下图是常见的3种输入保护措施，试分析其工作原理。
答：其原理大致相同，可根据不同的应用条件来选择。
当输入电压较大时，二极管VD 导通，从而使运放输入电压幅度限制在二极管正向电压之下，保护运算放大器不致损坏。
3、试分析基于运算放大器的信号运算电路的功能。
答：（1）该反相比例放大器在理想条件下输出与输入关系表达式为011=-FR V V R ，当1F R R =时，01=-V V 则构成反相器。
（2）该同相比例放大器的理想表达式为 011=(1+)FR V V R 。
12124（3）反向输入构成的加法器，理想条件下输出输入关系为12012=-()I I In F nV V VV R R R R ++⋅⋅⋅+，平衡电阻1//s R R =2////n R R ⋅⋅⋅，式中，0V 为输出电压，1I V 、2I V ⋅⋅⋅ In V 为输入加法信号。
（4）减法器，其理想表达式为21110211221()=()F I F F I I I I F I R R R RV V V R R R R +-+，若12I I I R R R ==，12F F F R R R ==，则有10211=()F I I I RV V V R -，即输出电压正比于输入电压2I V 和1I V 的差。
(整理)集成电路试题
集成电路试题二、选择题（14分，每小题2分）1、集成运放的输入级采用差分放大电路是因为可以（）。
A 减小温漂B 增大放大倍数C 提高输入电阻2、为提高集成运放的放大倍数，集成运放的中间级多采用（）。
A 共射极放大电路B 共集放大电路C 共基放大电路3、现有电路：A 反相运算电路B同相运算电路 C 积分运算电路D微分运算电路 E 加法运算电路F乘方运算电路（1）欲将正弦波电压转换成二倍频电压，应选用（）。
（2）欲将正弦波电压叠加上一个直流量，应选用（）。
（3）欲实现Au＝－100的放大电路，应选用（）。
（4）欲将方波电压转换成三角波电压，应选用（）。
（5）欲将方波电压转换成尖顶波电压，应选用（）。
下列关于74LS245的用途,不正确的说法是（）A.常用于数据锁存B.常用于数据双向传送C.常用于数据驱动D.常用于数据缓冲RS-232C标准的电气特性中数据"0"规定为（）A.-3～-15VB.-5～0VC.0～+5VD.+3～+15V一、选择题；1 一个理想运放的基本条件是( )。
(a) A ud=∞ ；(b) r od=∞ ；(c) r id=0 ；(d) K CMRR=0。
2集成运放在应用中出现自激，这一般是由于下述原因之一所致( )。
(a) 退耦电容太大；(b) 分布电容太小；(c) 负载电容太大；(d) 耦合电容太大。
3 在下列几种典型的积分电路中，哪个是比较积分电路？( )。
4模拟电路的非线性应用之一是( )。
(a)比例放大；(b)求和放大；(c)积分器；(d)对数器。
5模例乘法器的应用电路之一是( )。
(a)加法器；(b)减法器；(c)整流器；(d)鉴频器。
6在下例比较器中，抗干扰能力最强的是( )。
(a)单门限比较器；(b)迟滞比较器；(c)窗口比较器；(d)三态比较器。
7在集成变换器中，属于周期性变换器的是( )。
(a)U/I变换器；(b)I/U变换器；(c)U/F变换器；(d)阻抗变换器。
(整理)数字集成电路-试卷B
Ｃ、ＥＥＰＲＯＭ Ｄ、Ｒegister
5、触发器和锁存器的区别是：（C）
（A）触发器比锁存器快；（B）触发器比锁存器面积小；（C）触发器是边沿有效，而锁存器是电平有效；（D）两者没有区别。
第二部分：填空（每空2分，共10分）
1、N-沟道MOSFET，器件的W=10um, L=2um, VTHN=0.83V则：
a)当VGS=0.7V , VDS=1.1V, VSB=0V时NMOS管工作在截止区。
b)当VGS=1.2V , VDS=1.1V, VSB=0V时NMOS管工作在区。
c)当VGS=2.5V , VDS=1.1V, VSB=0V时NMOS管工作在区。
2、集成电路的生产流程中，其中氧化工艺是生成。
3、a)如图3(a)所示的晶体管电路的逻辑表达式是。
杭州电子科技大学考试卷（B）卷
考试课程
集成电路原理
考试日期
成绩
课程号
教师号
任课教师姓名
考生姓名
学号（8位）
年级
专业
注：KPn=50uA/V2，KPp=17uA/V2，Vthn=0.83V, Vthp=-0.91V,λ=0.06
第一部分：选择题（每空2分，共10分）
1、TSMC的中文名称是：（B）
（A）台联电；（B）台积电；（C）中芯国际；（D）华宏半导体。
一、环境影响评价的基础
C.环境影响报告书
定量安全评价方法有：危险度评价法，道化学火灾、爆炸指数评价法，泄漏、火灾、爆炸、中毒评价模型等。
D.可能造成轻度环境影响、不需要进行环境影响评价的建设项目，应当填报环境影响登记表
5、设计实现四位串行加法器，并分析该加法器的关键路径延时。
集成电路基础知识试题
集成电路基础知识试题### 集成电路基础知识试题#### 一、选择题（每题2分，共20分）1. 集成电路的英文缩写是：A. ICB. CPUC. RAMD. ROM2. 下列哪个不是集成电路的基本元件？A. 晶体管B. 电阻C. 电容D. 硬盘3. 集成电路的制造工艺中，光刻是用于：A. 形成电路图案B. 清洗硅片C. 检测电路D. 封装电路4. CMOS技术中，CMOS代表：A. 互补金属氧化物半导体B. 计算机操作与制造系统C. 复杂多输出系统D. 连续多输入系统5. 以下哪个是集成电路设计中的后端流程？A. 逻辑综合B. 电路仿真C. 布局与布线D. 原理图绘制#### 二、填空题（每空2分，共20分）6. 集成电路按照制造材料可以分为______和______两大类。
7. 集成电路的最小特征尺寸通常用______来表示。
8. 集成电路的功耗主要由______和______组成。
9. 在数字集成电路中，最基本的逻辑门是______、______、非门和或门。
10. 集成电路的封装类型包括DIP、BGA、______等。
#### 三、简答题（每题15分，共30分）11. 简述集成电路的发展历程及其对未来电子技术的影响。
集成电路自20世纪50年代诞生以来，经历了从小规模集成电路（SSI）到超大规模集成电路（VLSI）的快速发展。
这一过程不仅极大地推动了电子技术的革新，也为现代信息技术、通信技术、计算机技术等领域的发展奠定了基础。
集成电路的高集成度、低功耗、低成本等特点，使其成为现代电子设备不可或缺的核心组件。
未来，随着新材料、新工艺的不断涌现，集成电路将继续向着更高性能、更小尺寸的方向发展，为人类社会带来更多的便利和创新。
12. 解释什么是互补金属氧化物半导体（CMOS）技术，并简述其优缺点。
互补金属氧化物半导体（CMOS）技术是一种广泛应用于现代集成电路制造的工艺技术。
它利用了P型和N型MOSFET的互补特性，实现了低功耗、高集成度的电路设计。
2023下半年集成选择题
2023下半年集成选择题在2023年下半年，集成电路行业将继续迎来新的挑战和机遇。
作为技术领域中的重要一环，集成电路在现代科技和通信领域发挥着关键作用。
在这篇文章中，我们将探讨一些与集成电路相关的选择题，以期为读者提供一些有关该行业的详细信息和理解。
选择题1: 集成电路（IC）是指下列哪一项？a) 一种半导体器件b) 一种电子元器件c) 一种电路板d) 一种传感器答案: a) 一种半导体器件解析: 集成电路是由一系列的电子器件、电路和元件组成的半导体芯片。
它将数百甚至上千个电子元件集成在一块硅芯片上，形成复杂的电路功能。
因此，选项a) 一种半导体器件是正确的。
选择题2: 集成电路的分类中，最常见的类型是哪一种？a) 模拟集成电路b) 数字集成电路c) 混合集成电路d) 大规模集成电路答案: d) 大规模集成电路解析: 集成电路的分类包括模拟集成电路、数字集成电路和混合集成电路等。
然而，大规模集成电路（VLSI）是最常见和最广泛使用的类型。
VLSI可以集成上千个甚至上亿个晶体管和其他电子元件，实现复杂的电路功能。
选择题3: 集成电路的设计流程包括以下哪些步骤？a) 电路设计和验证b) 物理设计和布局c) 制造和测试d) 所有上述步骤答案: d) 所有上述步骤解析: 集成电路的设计流程通常包括电路设计和验证、物理设计和布局、制造和测试等步骤。
在电路设计和验证阶段，设计工程师使用EDA工具进行电路设计和仿真验证。
物理设计和布局阶段包括将电路布局在芯片上的过程。
最后，制造和测试阶段将电路设计转化为实际的芯片，并进行测试和验证。
选择题4: 集成电路的封装是指下列哪一项？a) 将芯片和其他元件连接在一起b) 将芯片和其他元件封装在保护壳中c) 将芯片进行封装加工d) 将芯片进行测试和验证答案: b) 将芯片和其他元件封装在保护壳中解析: 集成电路的封装是指将芯片和其他元件封装在保护壳中，以保护芯片免受物理损坏和环境影响。
(完整版)集成电路工艺原理试题总体答案
目录一、填空题（每空1分，共24分） (1)二、判断题（每小题1.5分，共9分） (1)三、简答题（每小题4分，共28分） (2)四、计算题（每小题5分，共10分） (4)五、综合题（共9分） (5)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。
5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。
常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。
13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。
14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。
16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。
集成电路试卷
集成电路考试一、填空题（10×3）1、集成电路的出现电子设备向着__微小型化 、_智能化和低功耗 、__高速度___发展，加快了人类进入信息化时代的步伐。
2、集成度大约是每 18_____月翻一番的增长规律，这就是著名的摩尔定律。
3、根据参与导电的载流子可以把MOS 晶体管分成两类：一类是_____n 沟道_____ MOS 晶体管，另一类是___p 沟道_____MOS 晶体管。
4、现代先进双极晶体管的三个基本特征是___自对准工艺_______、_多晶硅发射极技术__________和 ____深槽隔离_______。
5、MOS 晶体管的阈值电压公式V T = 2BM FB F OXQ V C ϕ-+。
6、MOS 晶体管交流小信号模型中，跨导g m = _D GSI V ∂∂____________，有栅跨导g mb = ____D BSI V ∂∂_________。
7、与MOS 工艺兼容的电阻包括___扩散电阻_____、____多晶硅电阻____、____n 阱或p 阱电阻___。
8、集成电路的设计方法主要包括三部分内容：__设计抽象_____、___设计流程_____、__设计方法_______。
9、集成电路的设计方法包括 __PLD 设计方法______、__半定制设计方法____、___定制设计方法_____。
10、在集成电路的加工过程中，图形的加工是通过____光刻______和___刻蚀_________工艺完成的。
二、选择题（5×4）11、MOS 集成电路都选择<100>晶向的晶片，下列不是选取<100>晶向硅的原因是（A ）A 、晶界面密度高B 、缺陷少C 、迁移率高D 、有利于器件提高性能12、RTL 电路的主要问题是（ B ）A 、速度慢B 、噪声容限低C 、功耗低D 、电路的关门电平高13、从瞬态特征看，下列哪种反相器的性能最差（ D ）A、耗尽型负载B、电阻负载C、非饱和增强负载D、饱和增强负载14、下列哪项不是BTCMOS电路相对于CMOS电路拥有的优点（ A）A、结构简单，所用器件少B、没有静态功耗C、噪声容限低D、输入阻抗高15、减少动态功耗最有效的措施是（A ）A、降低电源电压B、减少负载电容C、减少寄生电容D、防止电荷分享三、判断题(10×2)16、SOICMOS可以喝体硅CMOS一样采用LOCOS隔离工艺，但是不需要场区注入。
集成电路(必考题)
小尺寸器件的二级效应包括哪些方面，任选一种说明。
答：包括：①短沟道效应 ②窄沟道效应 ③饱和区沟道长度调制效应 ④迁移率退化和速度饱和 ⑤热电子效应短沟道效应（SCE ）：MOS 晶体管沟道越短，源—漏区pn 结耗尽层电荷在总的沟通区耗尽层电荷中占的比例越大，使实际由栅压控制的耗尽层电荷减少，造成的值电压随沟道长度减小而下降。
CMOS 反相器的设计。
答：（1）为了使CMOS 反相器有最佳性能，采用全对称设计：V TN =-V TP ，K N =K P ，因为全对称设计V it =21V PP ，所以V NLM =V NHM =21V DD 且t r =t f ，这样最有利于提高速度。
（2）在实际工艺中，不可能获得完全对称设计。
因此取L N =L P =λ，W N =W P =W A ，W P =2W N ，W N=W A 。
（3）要求一个反相器在驱动1pF 负载电容时t r 和t f 不超过0.5ns ，采用0.6um 工艺，V DD =5V ，V TN =0.8V ，V TP =-0.9V ，K'N =μn C OX =120×10-6A/V 2，K'P =μP C OX =60×10-6A/V 2 根据)]1.029.1ln()1(21)1(1.0[t 2p r P P P P αααατ--+--=其中18.0=-=DDTP P V V α要求t r =0.5ns ，则τp =0.28ns又根据τp =C L /K P V DD 得K P =7.14×10-4A/V 2因则 要求PMOS 管宽长比满足：8.2310601014.72'2)(64=⨯⨯⨯==--P P P K K L W 同理 要求NMOS 管宽长比满足：5.1110120109.62'2)(64=⨯⨯⨯==--N N N K K L W 取L N =L P =0.6um 则 W N =6.9um ，W P =14.28um在画版图时，MOS 管的沟道宽度要根据实际情况取整什么叫上拉，下拉开关？答：在CMOS 反相器中，NMOS 管导通的作用是把输出拉到低电平，因此叫下拉开关。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
2）根据逻辑阈值与晶体管尺寸的关系V M ∝W P /W N ，在V M 较大的取值范围中，W P 〉W N 。
2. 什么是器件的亚阈值特性，对器件有什么影响？答：器件的亚阈值特性是指在分析MOSFET 时，当Vgs<Vth 时MOS 器件仍然有一个弱的反型层存在，漏源电流Id 并非是无限小，而是与Vgs 呈现指数关系，这种效应称作亚阈值效应。
影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。
3. MOS 晶体管的短沟道效应是指什么，其对晶体管有什么影响？答：短沟道效应是指：当MOS 晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。
影响： 由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。
4. 请以PMOS 晶体管为例解释什么是衬偏效应，并解释其对PMOS 晶体管阈值电压和漏源电流的影响。
答：对于PMOS 晶体管，通常情况下衬底和源极都接最高电位，衬底偏压BS V =0，此时不存在衬偏效应。
而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压BS V >0，源与衬底的PN 结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。
影响：使得PMOS 阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小 5. 什么是沟道长度调制效应，对器件有什么影响？答：MOS 晶体管存在速度饱和效应。
器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”。
影响：当漏源电压增加时，速度饱和点在从漏端向源端移动，使得漏源电流随漏源电压增加而增加，即饱和区D 和S 之间电流源非理想。
6. 为什么MOS 晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？答：晶体管开通后，其漏源电流随着漏源电压而变化。
当漏源电压很小时，随着漏源电压的值的增大，沟道内电场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。
7、CMOS 逻辑电路的功耗来源，及各自成因？ 答：（1）动态功耗：负载电容充、放点所消耗的功耗。
（2）开关过程中的短路功耗：输入信号上升或下降过程中，直流导通电流引起的功耗。
（3）静态功耗：由泄漏电流导致的功耗。
8、什么叫上拉，下拉开关？答：在CMOS 反相器中，NMOS 管导通的作用是把输出拉到低电平，因此叫下拉开关。
PMOS 管导通的作用是把输出拉到高电平，因此叫上拉开关。
把单个NMOS 管和PMOS 管换成一定串、并联关系。
NMOS 逻辑块叫下拉开关网络。
PMOS 逻辑块叫上拉开关网络。
9.什么是CMOS 电路？简述CMOS 反相器的工作原理及特点。
答：CMOS 电路是指由NMOS 和PMOS 所组成的互补型电路。
对于CMOS 反相器，V in =0时，NMOS 截止，PMOS 导通，V out =V OH =V DD ；V in = V DD 时， NMOS 导通，PMOS 截止，V out =V OL =0。
高低输出电平理想，与两管无关。
从对CMOS 反相器工作原理的分析可以看出，在输入为0或V DD 时，NMOS 和PMOS 总是一个导通，一个截止，没有从V DD 到V SS 的直流通路，也没有电流流入栅极，因而其静态电流和功耗几乎为0。
这也是CMOS 电路最大的特点。
10．以CMOS 反相器为例，说明什么是静态功耗和动态功耗。
答：对于CMOS 反相器，静态功耗是指当输入为0或V DD 时，NMOS 和PMOS 总是一个导通、一个截止，没有从V DD 到V SS 的直流通路，也没有电流流入栅极，功耗几乎为0。
动态功耗包括短路电流功耗和瞬态功耗。
短路电流功耗是指输入由0跳变到1或由1跳变到0的瞬变过程中，NMOS 和PMOS 都导通，存在从V DD 到V SS 的电流通路。
瞬态功耗是指电路开关动作时，对输出端负载电容进行充放电引起的功耗。
11、在图中标注出上升时间t r 、下降时间t f 、导通延迟时间、截止延迟时间，给出延迟时间t pd 的定义。
若希望t r =t f ，求W N /W P 。
图中，导通延迟时间为t PHL ，截止延迟时间为t PLH 延迟时间t pd =(t PHL +t PLH )/2上升时间t r =2C L /K N V DD K N =μN C OX (W/L)N 下降时间t f =2C L /K P V DD K P =μP C OX (W/L)P 若希望t r =t f ，则要求W P =2W N12．简述CMOS 静态逻辑门功耗的构成。
答：CMOS 静态逻辑门的功耗包括静态功耗和动态功耗。
静态功耗几乎为0。
但对于深亚微米器件，存在泄漏电流引起的功耗，此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。
动态功耗包括短路电流功耗，即切换电源时地线间的短路电流功耗和瞬态功耗，即电容充放电引起的功耗两部分。
13. 降低电路的功耗有哪些方法？答：电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容、电源电压和时钟频率，所以减少负载电容，降低电源电压，降低开关活动性是有效降低电路功耗的方法。
14、时钟抖动（clock Jitter ）V inV tt时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化，也就是说时钟周期在不同的周期上可能加长或缩短。
它是一个平均值为0的平均变量。
三、计算题非饱和区： DS GS TH 0<V <V -V 21[()]2D S o x G S T H D S D SWI C V V V V L μ=-- 饱和区： G S T H D 0< V -V < V 1、考虑一个电阻负载反相器电路：VDD=5V ，K N =20uA/V 2 ，V T0=0.8V ，R L =200K Ω，W/L=2。
计算VTC 曲线上的临界电压值（V OL 、V OH 、V IL 、V IH ）及电路的噪声容限，并评价该直流反相器的设计质量。
解：K ’N =K N (W/L)=40uA/V 2 ∴K ’N R L =8V -1V in <V T0时，驱动管截止，V out = V OH = V DD =5V V OL =V DD -V T0+1/K N R L=0.147VV IL = V T0+1/K N R L =0.925V V IH =V T0N R L =1.97V∴V NML =V IL -V OL =0.78V V NMH =V OH -V IH =3.03V V NML 过小，会导致识别输入信号时发生错误。
为得到较好的抗噪声性能，较低的信号噪声容限应至少为V DD 的1/4，即V DD =5V 时取1.25V 。
2.考虑下面的反相器设计问题：给定V DD =5V ，K N `=30uA/V 2 ，V T0=1V设计一个V OL =0.2V 的电阻负载反相器电路，并确定满足V OL 条件时的晶体管的宽长比(W/L)和负载电阻R L 的阻值。
解：V out =V OL 时，晶体管非饱和导通，V in = V OH =V DD∴ (V DD -V out )/R L = K N `（W/L ）〔(V DD - V T0) V OL - 1/2V OL 2〕 代值解得：R L （W/L ）=2.05×105Ω3.设计一个V OL =0.6V 的电阻负载反相器，增强型驱动晶体管V T0=1V ， V DD =5V1）求V IL 和V IH 2）求噪声容限V NML 和V NMH 解：V OL =V DD -V T0+1/K N R L代值解得K N R L =2 ∴V IL = V T0+1/K N R L =1.5VV IH =V T0N R L =3.1V 而V OH = V DD =5V∴V NML =V IL -V OL =0.9V V NMH =V OH -V IH =1.9V4．考虑一个具有如下参数的CMOS 反相器电路：V DD =3.3V V TN =0.6V V TP =-0.7V K N =200uA/V 2 K p =80uA/V 2 计算电路的噪声容限。