第二章微型计算机的基本组成原理

D触发器
D CP
Q
CP
D Q
触发信号:高电平 触发信号 高电平
按触发信号的不同 ，触发器分 为：
边沿触发 电平触发 上升沿触发 下降沿触发 高电平触发 低电平触发
CP
1. 上升沿触发方式
2. 下降沿触发方式
D CP
CP CP D 0 1 其它 ×
Q
D CP
CP Q 0 1 Q0(不变） 不变） 不变 其它 CP D 0 1 ×
Q＝1 ＝ Q＝0 ＝ Q(n+1) Q(n+1)=0=1 Q Q
J
C
K
2.4三态门 三态门
一般逻辑门只有两种输出状态： 一般逻辑门只有两种输出状态： 只有两种输出状态 高电平 低电平
A
Y
高电平 低电平
而三态门有三种输出状态： 三态门有三种输出状态： 逻辑1 高电平 ( 逻辑 ) 逻辑0 低电平 ( 逻辑 ) 浮空状态、 高阻态 ( 浮空状态、断开状态 )
下表列出了微机系统中最常用的半导体存储器。
存储器级 制造工艺 存取方式 RAM 主存储器 MOS型 ROM 高速缓冲 存储器 双极型 MOS型 RAM RAM 电路性能 静态RAM 动态RAM 一次成型ROM 可擦可编ROM 静态RAM 静态RAM
二、半导体存储器的主要性能指标 衡量半导体存储器性能的主要指标有存储容量、存取 时间、功能和可靠性。 1.存储容量 存储容量是指存储器所能存储二进制数码的数量，即 所含存储元的总数。例如，某存储芯片的容量为1024×4， 即该芯片有1024个存储单元，每个单元4位代码。 2.存取时间 存取时间是指从启动一次存储器操作到完成该操作所 经历的时间，有时又称为读写周期。 3.功耗 功耗通常是指每个存储元消耗功率的大小，单位为微瓦/ 位（µW/位）或者毫瓦/位（mW/位）
EN1
输入设备2 输入设备
EN2
CPU
输入设备3 输入设备
EN3
. . .
地址总线 AB 输 入 设 备 输 入 设 备 数据总线 DB 控制总线 CB
CPU
存 储 器
I/O 接 口
I/O 接 口
输入设备的I/O 接口要起到三态门的作用
驱动器( 驱动器 缓冲器 )
用于增强总线的负载能力。
地址总线 AB 输 出 设 备 数据总线 DB
A Y Y EN EN A Y Y EN A A
总线
EN
2.5 总线结构
任一时刻只能有一个设备利用总线进行数据传送， 输入设备的数据线应通过三态门与系统相连。 总线 输入设备1 输入设备
EN1
CPU
输入设备2 输入设备
EN2 设备1与 进行数据传送时 的数据信号应处于三态 当设备 与CPU进行数据传送时，设备 的数据信号应处于三态 进行数据传送时，设备2的数据信号应 设备2与 进行数据传送时 的数据信号应处于三态 当设备 与CPU进行数据传送时，设备 的数据信号应处于三态 进行数据传送时，设备1的数据信号应
一、半导体存储器的分类 1.半导体存储器的分类
a. 双极型存储器; b. MOS型存储器
2.按存取方式分类
（1）随机存取存储器RAM a. 静态RAM b. 动态RAM （2）只读存储器ROM
a. 掩模式ROM; b. 熔炼式可编程的PROM， c. 可用紫外线擦除、可编程的EPROM; d. 可用电擦除、可编程的E2PROM等。
Q
Q 0 1 Q0(不变） 不变） 不变
3. 高电平触发方式
4. 低电平触发方式
D CP
Q
D CP
Q
CP CP 1 1 其它 D 0 1 × Q 0 1 Q0(不变） 不变） 不变
CP CP 0 0 其它 D 0 1 × Q 0 1 Q0(不变） 不变） 不变
3在总线结构的微机系统中， CPU送出的数据以广播的形式在数据线上传出。 总线 输出设备1 输出设备 输出设备2 输出设备
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
CPU
控制总线 CB
普通驱动器 三态驱动器 用于地址、 单向 ( 用于地址、控制总线的驱动 ) 双向 ( 用于数据总线的驱动 )
地址总线 AB 输 出 设 备 数据总线 DB
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
CPU
控制总线 CB
A
工作状态 EN
Y
高电平 低电平 高阻态
3 三态门比逻辑门增加了一个控制端EN（又称使能端）， 当控制端有效时，三态门处于工作态，否则处于高阻 态。
A
EN 三态门
Y
高电平 低电平 高阻态
A
Y
高电平 低电平
逻辑门
三态门 A Y
功能表 EN 1 1 0 0 A 0 1 0 1 Y 0 1 高阻 高阻
A7~A0 Y7~Y0
功能表 G 0 0 1 1 DIR 0 1 0 1
G DIR 双向三态驱动器 8286
A7~A0 B7~B0
A Y A Y 高阻 高阻
OE T
OE 0 0 1 1
T 0 1 0 1
A B A B 高阻 高阻
锁存器(触发器) )
1 组合逻辑电路和时序逻辑电
路
组合逻辑电路中，输出信号仅与输入信号当时的状态有关， 与电路在此之前的状态无关。 时序逻辑电路中，输出信号不仅与输入信号当时的状态有 关, 还与电路在此之前的状态有关
Q G1 G3 R & & CP
Q Q & & S G2 G4 R CP S Q
D触发器
如果使钟控R－S触发器的R和S端始终处于互补状态, 则可消去 次态不能确定的问题, 这就形成了所谓的D触发器, 其逻辑图的逻辑 符号如下:
Q 0 1 G1 & 0 1 G3 1 0 1 & 1 (R) 0 CP 1
基本R－S触发器可 由两个"与非"门交叉耦合组成，其逻 辑图和逻辑符号如下：
Q G1 & R
Q & S G2
Q R
Q S
时钟控制R 时钟控制R－S触发器
在数字系统中，通常要求触发器按一定的时间节拍动作，即让输 入信号的作用受到时钟脉冲的控制，为此出现了带时钟控制的R－S触 发器，其逻辑图和逻辑符号如下：
第二章微型计算机的基本组成原理
微型计算机的电路系统是相当复杂的，但其可划分为 由一些典型基本电路组成、具有特定功能的组合电路。 这些基本电路中最主要的是算术逻辑单元、寄存器、 存储器及总线结构等。
2.1 算术逻辑单元
A
B
control
S
ALU的符号
2.2 触发器
触发器是计算机的记忆装置的基本单元， 触发器是计算机的记忆装置的基本单元，可以组成寄存 寄存器又可组成存储器。 器、寄存器又可组成存储器。 R－S触发 输出设备
1. 数据传送给哪个输出设备？ 数据传送给哪个输出设备？ 2. CPU要利用总线不停的传送数据 总线上的数据变化快， 要利用总线不停的传送数据, 线上的数据变化快， 要利用总线不停的传送数据 如何使慢速设备有足够的时间处理数据？ 如何使慢速设备有足够的时间处理数据？
多个输入设备连在总线上时， 多个输入设备连在总线上时， 只有进行数据传送设备的数据线处于工作状态 进行数据传送设备的数据线处于工作状态， 只有进行数据传送设备的数据线处于工作状态， 未进行数据传送设备的数据线应处于高阻态。 设备的数据线应处于高阻态 而未进行数据传送设备的数据线应处于高阻态。
总线 输入设备1 输入设备
组合逻辑电路例 : 逻辑门、三态门、驱动器等。 逻辑门、三态门、驱动器等。
A A 与 B Y Y B
输出信号Y的状态仅与输入信号A、B当时的状态有关， 与A、B过去的状态无关。
时序逻辑电路例 : 触发器
D触发器 触发器
D
Q
CP
D
CP
Q
输出信号Q的状态不仅与输入信号D当时的状态有 关， 还与Q过去的状态有关。
Q 0 1 & G2 0 1 & G4
(S)
Q C
Q
D
D 0 1
J－K触发器 J－K触发器有两个输入端，即克服了R－S触发器的"约束"问 题，使用上又比D触发器灵活。其逻辑图与逻辑符号如下：
Q 1 0 G1 Q 1 G3 & K 0 1 CP 1 & 0 1 1 0 0 1 &
Q 0 1 G2 Q & J 1 G4
EN
控制端高电平有效 控制端高电平有效
A
Y
EN
控制端低电平有效 控制端低电平有效
EN 0 0 1 1
A 0 1 0 1
Y 0 1 高阻 高阻
高阻态的特点 处于高阻状态的三态门， 其输出端既不会有电流流出，也不会有电流流入， 如果与总线相连，此时三态门电路仍连在总线, 但电气上与总线处于断开状态，对总线上的信号无影响 上。
功能表 单向三态驱动器74LS244
A3~A0 Y3~Y0
1G
A7~A4 Y7~Y4
1G 0 0 1 1
A3~0 0 1 0 1
Y3~0 0 1 高阻 高阻
2G 含两个4位三态驱动器 含两个 位三态驱动器 2G 0 0 1 1 A7~4 0 1 0 1 Y7~4 0 1 高阻 高阻
双 向 三 态 驱 动 器 74LS245
地址总线 AB 输 入 设 备 输 出 设 备 数据总线 DB 控制总线 CB
CPU
存 储 器
I/O 接 口
I/O 接 口
输出设备的I/O 接口要起到锁存的作用
三态锁存器
具有三态和锁存功能的驱动器 三态锁存器74LS373 三态锁存器 功能表 D0 D7 Q0 Q7 OE 0 0 0 1 G 1 1 其它 × D 0 1 × × Q 0 1 Q0(不变） 不变） 不变 高阻