第二章 MCS-51单片机的硬件结构(1)
合集下载
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章8051单片机硬件结构和原理
指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
MC51单片机的硬件结构
种电信号，从而实现指令旳多种功能。
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM
取指令
分析
执行
2.1 MCS - 51系列单片机旳基本构造
单片机是一种大规模集成电路芯片，其上集成有CPU、 存储器、I/O口(串行口、并行口)、其他辅助电路(如中断 系统，定时/计数器，振荡电路及时钟电路等)。
其基本构造框图如下：
VCC VS S
RAM地 址 寄存器
最终止果
原始数据
输入设备 与程序
数
中间成果/
据
最终成果
存储器 最终
成果
输出设备
程 序
控制器
计算机系统旳硬件构成框图
单片机 微机 返回
CPU
存储器
DB
AB CB I/O口
微机旳构造框图
单片机 计算机 返回
2.2 中央处理器CPU
DPTR RAM PC ROM
SP
A TMP B
PSW ALU
P0
P0
当A中1旳个数为奇数时， P =1； 当A中1旳个数为偶数时， P =0。
D0 P
返回
DPTR RAM PC ROM
P0
SP
A TMP B
P1
P2
PSW
P3
1、SP称为堆栈指针，8位寄存器
2、 SP用来存储堆栈栈顶旳地址。
X1 X2
振P 荡 L IDIR
A
串口
中断
定时
PSEN RST ALE EA
P2
P2
P3
P3
X1 X2
振P 荡 L IDIR
A
串口 中断
定时
PSEN RST ALE EA
80C51单片机旳内部构造
返回
DPTR RAM PC ROM
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
单片机的硬件结构
22
第二章 单片机的硬件结构
2.2 外部引脚功能
2024/4/9
23
MCS－51系列单片机 采用40个引脚的双列 直插式塑料封装的芯 片。
共可分为四个部分：
1、电源2个
2、外接晶体振荡器2个
3、控制信号引脚4个
4、I/O引脚32个
2024/4/9
24
一、主电源引脚
• VDD：接＋5V电源
• VSS：接地端
其中乘（MUL）、除（DIV）运算是执行时 间最长的指令。
2）累加器ACC
累加器ACC是最常用的专用寄存器。进入 ALU作算术操作和逻辑操作的操作数很多来 自ACC，操作的结果也常送回ACC。
3）B寄存器
是ACC的辅助寄存器，在乘除时，ACC不够
用便使用B寄存器。
2024/4/9
7
2、控制器
控制器是CPU的大脑中枢，它以定时控制逻辑为中 心，按照人们预先给定的计算步骤，即预先编写好 的已经输入到计算机存储器中的程序发出一系列控 制信号，控制计算机各个部件的工作，如运算、存 储等。
高128B地址空间的RAM 称为特殊功能寄存器SFR。 但SFR18个寄存器只占用了21B供用户使用。其 他的107B系统保留。
2024/4/9
13
2024/4/9
14
1)片内RAM（00～ 7FH）
工作寄存器区：（32B）
字节地址：00H～1FH
位寻址区：（16B） 字节地址：20H～2FH 位地址为：00H～7FH
它实际上是一个完整的1位微处理器，这个1位 机有自己的CPU、位寄存器、I/O口和指令集。可 提供17条位操作指令，硬件有自己的“累加器” （进位位C）和自己的位寻址RAM和I/O空间，所 以是一个独立的位处理机。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章 MCS-51系列单片机的内部结构
第2章 MCS-51系列单片机的内部结构单片机就是将构成计算机最基本的功能部件集成在一块芯片上的集成芯片。
本章主要介绍MCS-51系列单片机芯片内的硬件结构、性能特性，特别是存储器结构及并行I/O接口结构和工作原理。
只有了解了单片机的存储结构和所能提供的内部资源，才能合理地使用单片机。
2.1 MCS-51系列单片机内部结构和引脚说明MCS-51系列单片机是Intel公司于20世纪80年代初推出的系列8位单片机，经过30多年的发展，目前已发展到十多种产品，属于这一系列的单片机有多种，包括51子系列(如8051/8751/8031)和52子系列(如8052/8752/8032)。
在制造上，MCS-51系列单片机按照两种工艺生产。
一种是HMOS工艺，即高密度短沟道MOS工艺。
另一种是CHMOS工艺，即互补金属氧化物的HMOS工艺。
CHMOS是HMOS和CMOS的结合，既保留了HMOS高速度和高密度的特点，还具有CMOS的低功耗特点。
HMOS芯片的电平与TTL电平兼容，而CHMOS芯片的电平既与TTL电平兼容，又与CMOS电平兼容。
产品型号中凡带有字母“C”的芯片即为CHMOS芯片(如80C51等)，不带字母“C”的芯片即为HMOS芯片(如8051等)。
在功能上，MCS-51系列单片机有基本型和增强型两类，以芯片型号的末位数字来区分，“1”为基本型，“2”为增强型。
如8051/8751/8031、80C51/87C51/80C31为基本型，而8052/8752/8032、80C52/87C52/80C32为增强型。
MCS-51系列单片机在片内程序存储器的配置上有3种形式，即掩膜ROM、EPROM 和片内无程序存储器。
如在基本型中，8051内有4KB的掩膜ROM，8751内有4KB的EPROM，而8031片内无程序存储器，使用时需在单片机外部扩展程序存储器。
另外，属于MCS-51系列的单片机还有8044/8744/8344，这类单片机增加了串行接口单元(SIU)，专门负责串行通信管理，使单片机的组网功能大大增强。
MCS-51单片机的硬件结构
MCS-51单⽚机的硬件结构MCS-51单⽚机的基本组成MCS-51是Intel公司⽣产的⼀个单⽚机系列的总称.在功能上,该系列单⽚机有基本型和增强型两⼤类,通常以芯⽚型号的末位数字来区别。
末位数字位“1”的型号是基本型，为“2”的信号是增强型。
MCS-51单⽚机的内部结构如图所⽰，基本结构包括：⼀个8位的CPU及⽚内振荡器；4KB掩膜ROM（8051），4KB EPROM（8751），⽆ROM（8031）；128B RAM，21个特殊功能寄存器SFK；4个（P0~P3）8位并⾏I/O接⼝，⼀个可编程全双⼯通⽤异步串⾏接⼝（UART）；具有5个中断源，2个优先级；可寻址64KB 的⽚外ROM和64KB的⽚外RAM；两个16位的定时/计数器;具有位操作功能的布尔处理机及位寻址功能。
MCS-51单⽚机的引脚及其功能MCS-51单⽚机的引脚封装MCS-51单⽚机有普通的HMOS芯⽚和CMOS低功耗芯⽚。
HMOS芯⽚采⽤双列直插封装⽅式，⽽CMOS芯⽚采⽤的封装⽅式有双列直插也有⽅形封装的。
尽管封装的⽅式不同，但是它们的结构完全⼀样。
输⼊/输出接⼝MCS-51单⽚机有4个双向8位I/O接⼝，它们是P0、P1、P2、P3。
在⽆外接存储器时，这4个I/O接⼝均可以作为通⽤I/O接⼝使⽤，CPU既可以对它们进⾏字节操作也可以进⾏位操作。
当外接程序存储器或数据存储器时，P0⼝和P2⼝不再作为通⽤I/O⼝使⽤。
此时，P0⼝传送存储器地址的低8位以及双向的8位数据，P2⼝传送存储器地址的⾼8位。
P0⼝和P2共同组成MCS-51单⽚机的16位地址总线，⽽低8位地址总线与8位双向数据总线分时复⽤。
P0⼝P0⼝有8位，每⼀位由⼀个锁存器、两个三态输⼊缓冲器、控制电路和驱动电路组成。
P0⼝有两种功能，⼀是作为通⽤I/O⼝；⼆是当外接存储器时，作为低8位地址总线和8位双向数据总线。
P0 ⼝作为通⽤I/O ⼝作为通⽤I/O ⼝时，P0 ⼝既可以做输⼊⼝，也可以做输出⼝，并且每⼀位都可以设定为输⼊或输出。
第2章MCS-51系列单片机的基本硬件结构
1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变
MCS-51单片机的硬件结构
XTAL1 19
VSS
20
8031 8051 8751
40 VCC 39 P0.0 38 P0.1 37 P0.2 36 P0.3 35 P0.4 34 P0.5 33 P0.6 32 P0.7 31 EA/Vpp 30 ALE/PROG 29 PSEN 28 P2.7
27 P2.6 26 P2.5 25 P2.4 24 P2.3
P1.0 1 P1.1 2 P1.2 3 P1.3 4
P1.4 5 P1.5 6 P1.6 7 P1.7 8 RST/VPD 9
RXD/P3.0
10
TXD/P3.1
11
INT0/P3.2
12
INT1/P3.3
13
T0/P3.4
14
T1/P3.5
15
WR/P3.6
16
RD/P3.7
17
XTAL2 18
17
RD（外部数据存储器读脉
P3.7
冲）
返回本节
2.2 MCS-51单片机的引脚及片外总线结构
2.2.1 MCS-51单片机芯片引脚描述 2.2.2 MCS-51单片机的片外总线结构
返回本章首页
2.2.1 MCS-51单片机芯片引脚描述
图2-7为MCS-51单片机的引脚配置图。 1．主电源引脚VCC和VSS 2．外接晶振引脚XTAL1和XTAL2 3．控制或其他电源复用引脚RST/ VPD、ALE/、 和/VPP 4．输入/输出引脚P0、P1、P2、P3（共32根）
VCC
P2.7 PP22..56 P2.4 P2.3 P2.2 P2.1 P2.0 PPP000...756
P0.3 P0.2 P0.1 P0.0
ALE
第2章 MCS-51单片机
• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。
MCS51单片机的硬件结构
S3 S4 S5 S6 S1
例：MOV A,#09H
3、指令周期 是执行一条指令所需时间. 指令分为：单字节、双字节、三字节指令. 执行一条指令的时间：简单的1个机器周期,复杂的需2个或多
个机器周期.〔单、双字节指令为单机器周期；三字节都是双机器 周期；乘、除为4个机器周期〕
4、指令时序 执行指令,分为取指阶段和执行指令阶段.
2拍P1、P2,一个时钟周期时钟脉冲可表示为：S1P1,…S6P2〕 〔fosc=6MHz时,Tcy=2μs； fosc=12MHz时,Tcy=1μs 〕
一个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6
P1 P2
P1 P2
ALE
读操作码 S1 S2
读下一个操作码（丢弃 ） 单字节单周期指令
*输出电路有上拉电阻〔输出不是三态的,为准双向口〕,在输入数据时, 应先向其锁存器写入1,使输出驱动电路的FET截止.
P2口的位结构电路原理图
四、P3端口 字节地址B0H,位地址B0H~B7H. 作用：通用I/O口；第二功能口.
P3口的位结构电路原理图
2.6 时钟电路与时序
时钟电路→产生时钟控制信号→ 控制单片机严格地按照时序执 行指令.
一、P0端口 字节地址80H,位地址80H~87H. 结构：锁存器,输出驱动电路,输入缓冲器 工作过程： *地址/数据线；
*通用I/O口〔输入时,应先向锁存器写入1；输入分有读引脚、读端口； 输出时须外接上拉电阻〕；
读锁存器
地址/数据 控制 &
内部总线 写入
D锁存器Q CP Q
MUX
VCC P0.x
时序：单片机内的各种操作都是在一系列脉冲〔控制信号〕 控制下进行的,而各个脉冲〔控制信号〕在时间上是有先后顺序的, 这种顺序就称为时序.
2 MCS-51系列单片机的结构和原理
0023H~002AH
地址去执行程序
串行中断地址区
中断响应后，系统能按中断种类，自动转到各中断区的首
但8个单元难以存下一个完整的中断服务程序， 故一般在中断地址区首地址开始存放一条无条件转移指令
JMP、 AJMP以便中断响应后，通过中断地址区，转到
中断服务程序的实际入口地址去
2.3.4 堆栈操作 堆栈只允许在其一端进行数据插入和数据删除操作的线性表 数据写入堆栈称为插入运算（入栈），PUSH 从堆栈中读出数据称为删除运算（出栈），POP
地址：80H~FFH 存放相应功能部件 的控制命令、状态 或数据 21个专用寄存器
（SFR）
（1）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用 寄存器。在算术/逻辑运算中用于存放操作数或结果。
（2）寄存器B 寄存器B 是8位寄存器，是专门为乘除法指令设计的，也 作通用寄存器用。
I/O口P0、P1、P2、P3集数据输入缓冲、数据输出驱动及锁
存等多项功能于一体
• 字节地址为90H，位地址为90H～97H，只作通用I/O口使用. • 由一个数据输出锁存器、两个三态输入缓冲器和输出驱动电 路组成。 内有电阻， 输出时无需 外接上拉电 阻 P1口作输出口 使用时: 内部总线 输出数据给输 出数据锁存器 的输入数据线 D.
1. 芯片封装形式
双列直插式DIP（Dual In line Package） 44引脚方形扁平式QFP（Quad Flat Package）
2. 芯片引脚介绍
1）输入/输出口线 4个8位双向口线
2）ALE 地址锁存控制信号 • 在系统扩展时，用于控制把P0口输出的低8位地址
送入锁存器锁存起来，以实现低位地址和数据的分
MCS-51单片机的内部结构
作为一般的寄存器用。
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移
单片微机原理系统设计与应用课后部分习题答案
第二章 MCS-51单片机硬件结构2-5. 8051单片机堆栈可以设置在什么地方？如何实现？答：8051单片机堆栈可以设置在内部RAM中。
当系统复位时，堆栈指针地址为07H，只要改变堆栈指针SP的值，使其为内部RAM中地址量，就可以灵活的将堆栈设置在内部RAM中。
2-16. 8051单片机内部数据存储器可以分为几个不同的区域？各有什么特点？2-21.复位后，CPU内部RAM各单元内容是否被清除？CPU使用的是哪一组工作寄存器？它们的地址是什么？如何选择确定和改变当前工作寄存器组？答：复位并不清除CPU内部RAM单元中内容，掉电会清除内部RAM 中内容。
复位以后因为PSW=00H，所以选择工作寄存器0区，所占地址空间为00H-07H。
工作寄存器组可以查询PSW中的RS1(PSW.4)和RS0(PSW.3)来确定，改变当前RS1和RS0的值即可改变当前工作寄存器组。
2-22.指出复位后工作寄存器组R0-R7的物理地址，若希望快速保护当前工作寄存器组，应采取什么措施？答：复位工作寄存器组R0-R7的物理地址为00H-07H。
如希望快速保护当前工作寄存器组，可以通过改变PSW中RS1(PSW.4)和RS0(PSW.3)的当前值来完成。
第三章 MCS-51指令系统3-6.设系统晶振为12MHz，阅读下列程序，分析其功能，并人工汇编成机器代码。
答：因为AJMP指令必须有PC指针地址，所以本题解题时设程序开始地址为1000H。
本程序完成功能是使P1.0口输出方波：T=2*((3*250+2+2)*10+1+2+2)=15090us=15.09ms翻译成机器语言的难点在于AJMP一句，根据AJMP指令代码可知，该指令为2个字节，高8为字节构成为“A10A9A”，低8位字节构成为“A7-A0”。
又有设置了程序起始地址为1000H，很容易可以写出各指令的地址，AJMP的绝对转移目标地址为1002H，A10=0、A9=0、A8=0，所以机器代码为“01 02”，目标地址在2区，因为A15-A11为“00010”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4KB/8KB 程序存储器
128/256B 数据存储器
2/3个16位 定时/计数器
CPU
内部中断
64KB 总线扩展控制
可编程 并行I/O口
可编程 串行I/O口
外部中断
扩展相关控制
P0 P1 P2 P3 串行输出 串行输入
图1-1 ( 图中“/” 两边分别为基本型和增强型 )
MCS-51的引脚 的引脚
• 堆栈区 • 运算操作数存放区 • 指令（算术运算、逻辑运算、位操作运算等）的 指令（算术运算、逻辑运算、位操作运算等） 操作数只能在此地址空间或特殊功能寄存器地址 空间。 空间。 内部数据存储器的地址分配 • 系列单片机内部数据存储器地址范围为00 00～ 51 系列单片机内部数据存储器地址范围为00～ 7FH。各区域地址见下表。 7FH。各区域地址见下表。
FFFFH
FFFFH
外部 ROM
1000H 0FFFH 0FFFH
地址重叠 二者选一 外ROM
H0000 H0000 FFH 80H 7FH 00H
外部 RAM
特殊功能 FFH
内ROM (EA=1) 8051
(增强型)
(普通型)
寄存器
80H
(EA=0） 8031
H0000
0000H
程序存储器
内部数据存储器 外部数据存储器
图1-7
MCS-51的微处理器 的微处理器
CPU是单片机的核心部件。 CPU是单片机的核心部件。它由运算器和控制器等 是单片机的核心部件 部件组成。 部件组成。 1. 运算器 功能是进行算术运算 算术运算： 功能是进行算术运算：加、减、乘、除、加1、 、 减1、比较、BCD码十进制调整等 、比较、 码十进制调整等 逻辑运算： 异或、求反、 逻辑运算：与、或、异或、求反、循环等逻辑 操作 位操作：内部有布尔处理器，它以进位标志位C 位操作：内部有布尔处理器，它以进位标志位C 位累加器，用来处理位操作。 为位累加器，用来处理位操作。可对位置 “1”、对 、 位判断等。 位清零 、位判断等。 操作结果的状态信息送至状态寄存器PSW。 状态寄存器PSW 操作结果的状态信息送至状态寄存器PSW。
图1-2 MCS-51单片机的存储器逻辑结构
注意:引脚 的接法决定了程序储存器的0000～ 注意 引脚 EA 的接法决定了程序储存器的 ～ 0FFFH 4KB地址范围是在单片机片内还是片外。 地址范围是在单片机片内还是片外。 地址范围是在单片机片内还是片外
程序储存器 程序储存器 程序存储器用来存放编制好的始终保留 程序存储器用来存放编制好的始终保留 的固定程序和表格常数。 的固定程序和表格常数。程序储存器以程序 作为地址指针，通过16 16位地址总 计数器 PC 作为地址指针，通过16位地址总 可寻址的地址空间为64KB 64KB。 线，可寻址的地址空间为64KB。 片内， 在8051/8751/89C51 片内，分别内置 最低地址空间的4KB ROM/EPROM程序储存器 最低地址空间的4KB ROM/EPROM程序储存器 内部程序储存器），而在8031片内， ），而在8031片内 （内部程序储存器），而在8031片内，则无 内部程序储存器 必须外部扩展EPROM 程序储存器， EPROM。 内部程序储存器，必须外部扩展EPROM。 MCS-51单片机中64KB内 单片机中64KB 程序储存器的地 MCS-51单片机中64KB内、外程序储存器的地 址是统一编排 统一编排的 址是统一编排的。
MCS-51的微处理器 的微处理器
2.程序计数器PC 2.程序计数器PC 程序计数器 程序计数器PC 16位的寄存器， PC是 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB 64KB程序存储器直接寻址 要执行的指令地址，可对64KB程序存储器直接寻址 执行指令时，PC内容的 位经P0口输出， 内容的低 P0口输出 。执行指令时，PC内容的低8位经P0口输出，高8位 P2口输出。 经P2口输出。 3.指令寄存器 3.指令寄存器 指令寄存器中存放指令代码。CPU执行指令时 指令寄存器中存放指令代码。CPU执行指令时 ，由程序存储器中读取的指令代码送入指令存储器 ，经指令译码器译码后由定时与控制电路发出相应 的控制信号，完成指令功能。 的控制信号，完成指令功能。
图1-6
•
P0.0～P0.7：P0口 数据/低八位地址复用总线端口。 P0.0～P0.7：P0口，数据/低八位地址复用总线端口。 P1.0～P1.7：P1口 静态通用端口。 P1.0～P1.7：P1口，静态通用端口。 P2.0～P2.7：P2口 高八位地址总线端口。 P2.0～P2.7：P2口，高八位地址总线端口。 P3.0～P3.7：P3口 双功能静态端口。 P3.0～P3.7：P3口，双功能静态端口。
8XX51单片机有44引脚的 方形封装形式和40个引脚的双 列直插式封装形式，最常用的 40个引脚封装，见图1-6.
•各个引脚的功能说明如下： •各个引脚的功能说明如下： 各个引脚的功能说明如下 •Vss:接地端。 Vss:接地端。 Vss •Vcc:电源端，接+5V。 Vcc:电源端， +5V。 Vcc •XTAL1，XTAL2: 接外部晶体或外部时 XTAL1，XTAL2: XTAL1 钟。 •RST/VPD：①复位信号输入。 RST/VPD： 复位信号输入。 RST/VPD •②接备用电源，当VCC掉电后，在低功 ②接备用电源， VCC掉电后， 掉电后 耗条件下保持内部RAM中的数据。 RAM中的数据 耗条件下保持内部RAM中的数据。
图1-6
•ALE/PROG： ALE/PROG： ALE/PROG • ①ALE 地址锁存允许。 ALE输出脉 地址锁存允许。 ALE输出脉 冲的频率为振荡频率的1/6 1/6。 冲的频率为振荡频率的1/6。 • ②PROG 对8751单片机片内 EPROM 8751单片机片内 编程时，编程脉冲由该引脚引入。 编程时，编程脉冲由该引脚引入。 •PSEN：程序存储器允许。输出读外部 PSEN：程序存储器允许。 PSEN 程序存储器的选通信号。 程序存储器的选通信号。 •EA/VPP： EA/VPP： EA/VPP • ① EA =0，单片机只访问外部程序 =0， 存储器。 存储器。 • EA =1，单片机访问内部程序存 =1， 储器。 储器。 • ②在8751单片机片内EPROM编程期 8751单片机片内EPROM编程期 单片机片内EPROM 此引脚引入21V编程电源VPP 21V编程电源VPP。 间，此引脚引入21V编程电源VPP。
1FH的前32个单元称为寄存器区 的前32 （1）地址 0～1FH的前32个单元称为寄存器区 • 用途：① 作通用寄存器R0～R7。 用途： 作通用寄存器R0 R7。 R0～ • • • • • • • • R0与R1可作间址寄存器使用 可作间址寄存器使用。 ② R0与R1可作间址寄存器使用。 使用时应注意： 使用时应注意： 32个单元的寄存器区分为四组 个单元的寄存器区分为四组， 32个单元的寄存器区分为四组，使用时只能选 其中一组寄存器。 其中一组寄存器。 寄存器的选组由程序状态字PSW RS1和RS0位定 PSW的 位定。 寄存器的选组由程序状态字PSW的RS1和RS0位定。 RS1 RS0 选寄存器组 0组 0 0 0组 1组 0 1 1组 2组 1 0 2组 3组 1 1 3组
• • • • • • • •
由于两入口地址之间的存储空间有限，因此在编程时， 由于两入口地址之间的存储空间有限，因此在编程时，通 常在这些入口地址开始的两三个地址单元中， 常在这些入口地址开始的两三个地址单元中，放入一条转移类指 已使相应的程序转到指定的程序存储器区域中执行。 令，已使相应的程序转到指定的程序存储器区域中执行。
内部数据 存储器 内部程序 存储器 8XX51
外部程序 存储器 (ROM)
外部数据 存储器 (RAM)
MCS-51存储器物理结构 MCS-51存储器物理结构 从逻辑上看,MCS-51有三个存储器空间： 逻辑上看,MCS-51有三个存储器空间： 有三个存储器空间 片内数据存储器 片外数据存储器 存储器、 片内数据存储器、片外数据存储器 片内、片外统一编址的程序 统一编址的程序存储器 片内、片外统一编址的程序存储器 MCS－51的存储器逻辑结构如图 的存储器逻辑结构如图1 所示。 MCS－51的存储器逻辑结构如图1-2所示。
MCS-51的存储器结构 的存储器结构
•
MCS-51的储存器结构与常见的微型计算机的 MCS-51的储存器结构与常见的微型计算机的 配置方法不同, 配置方法不同,它将程序存储器和数据存储器分 各有自己的寻址方式、控制信号和功能。 开,各有自己的寻址方式、控制信号和功能。
程序存储器用来存放程序和始终要保留的常数。 程序存储器用来存放程序和始终要保留的常数。 用来存放程序和始终要保留的常数 数据存储器存放程序运行中所需要的常数和变量。 数据存储器存放程序运行中所需要的常数和变量。 存放程序运行中所需要的常数和变量 从物理空间看,MCS-51有四个存储器地址空间： 物理空间看,பைடு நூலகம்CS-51有四个存储器地址空间： 有四个存储器地址空间 数据存储器、 片内数据存储器、片外数据存储器 片内程序存储器、片外程序存储器 程序存储器、 MCS-51存储器物理结构见下图所示 MCS-51存储器物理结构见下图所示
• • •
• 在增强型的 系列单片机中，P1.0、P1.1除为端口 在增强型的52系列单片机中， 系列单片机中 、 除为端口 线外，还为定时/计数器 计数器2的外部引脚 和 线外，还为定时 计数器 的外部引脚 T2和T2EX。 。
在51系列单片机的2051/1051 型号中因无P0口和P2口总线 • 引脚，因此只有20个引脚 （见图1.7），由于不能进行 外部扩展，因此无PSEN引脚， 它们内部有一个模拟比较器， 相比较的模拟信号由P1.0 （AIN0）和P1.1（AIN1）输 入，而模拟比较器的输出接 P3.6，在内部已连接，因此外 部无P3.6引脚。