第2章MCS-51单片机结构
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
第2章 MCS-51单片机
（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51系列单片机的内部结构
第2章 MCS-51系列单片机的内部结构单片机就是将构成计算机最基本的功能部件集成在一块芯片上的集成芯片。
本章主要介绍MCS-51系列单片机芯片内的硬件结构、性能特性，特别是存储器结构及并行I/O接口结构和工作原理。
只有了解了单片机的存储结构和所能提供的内部资源，才能合理地使用单片机。
2.1 MCS-51系列单片机内部结构和引脚说明MCS-51系列单片机是Intel公司于20世纪80年代初推出的系列8位单片机，经过30多年的发展，目前已发展到十多种产品，属于这一系列的单片机有多种，包括51子系列(如8051/8751/8031)和52子系列(如8052/8752/8032)。
在制造上，MCS-51系列单片机按照两种工艺生产。
一种是HMOS工艺，即高密度短沟道MOS工艺。
另一种是CHMOS工艺，即互补金属氧化物的HMOS工艺。
CHMOS是HMOS和CMOS的结合，既保留了HMOS高速度和高密度的特点，还具有CMOS的低功耗特点。
HMOS芯片的电平与TTL电平兼容，而CHMOS芯片的电平既与TTL电平兼容，又与CMOS电平兼容。
产品型号中凡带有字母“C”的芯片即为CHMOS芯片(如80C51等)，不带字母“C”的芯片即为HMOS芯片(如8051等)。
在功能上，MCS-51系列单片机有基本型和增强型两类，以芯片型号的末位数字来区分，“1”为基本型，“2”为增强型。
如8051/8751/8031、80C51/87C51/80C31为基本型，而8052/8752/8032、80C52/87C52/80C32为增强型。
MCS-51系列单片机在片内程序存储器的配置上有3种形式，即掩膜ROM、EPROM 和片内无程序存储器。
如在基本型中，8051内有4KB的掩膜ROM，8751内有4KB的EPROM，而8031片内无程序存储器，使用时需在单片机外部扩展程序存储器。
另外，属于MCS-51系列的单片机还有8044/8744/8344，这类单片机增加了串行接口单元(SIU)，专门负责串行通信管理，使单片机的组网功能大大增强。
第二章 MCS-51系列单片机结构与工作
• （1）地址总线（AB）：地址总线为16位，可寻址范围为 216=64KB。16位地址总线由并口P0经地址锁存器提供低8位地址 （A0至A7）；并口P2直接提供高8位地址（A8至A15）。由于P0口 还要作数据总线，只能分时用作低8位地址线，所以P0输出的低8位 地址必须用锁存器锁存。锁存器的锁存控制信号为ALE输出信号。P2 口具有输出锁存功能，所以不需外加锁存器。 • （2）数据总线（DB）：数据总线为8位，由并口P0提供，用于单片 机与外部存储器和I/O设备之间传送数据。P0口为三态双向口，可以 进行双方向的数据传送。 • （3）控制总线（CB）：由并口P3的第二功能状态和4根独立控制线 RESET、EA、ALE、PSEN组成。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
第二章.MCS-51单片机结构和原理
* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：
第二章 MCS-51单片机的基本结构
程序存储器 4K/8K
数据存储器 128/256B
2/3×16位 定时器/计数器
CPU
64KB 总线 扩展控制器 内中断 外中断
返回小结
可编程I/O
可编程全双工 串行口 串行通信
控制
并行口
返回
8XX51单片机 内部结构图
RAM地 址寄存 器
P0.0-P0.7 P2.0-P2.7 P0驱动器 P2驱动器 P0锁存器 P2锁存器
2.1.2 80C51系列
80C51 是 MCS-51 系列中 CHMOS 工艺的一个典 型品种 ；其它厂商以8051为基核开发出的CMOS 工艺单片机产品统称为 80C51 系列。当前常用的 80C51系列单片机主要产品有：
﹡ Intel的：80C31、80C51、87C51，80C32、80C52、 87C52等； ﹡ ATMEL的：89C51、89C52、89C2051等； ﹡ Philips、华邦、Dallas、Siemens(Infineon)等公司 的许多产品 。
（3）在功能上，该系列单片机有基本型 和增强型两大类：
基本型： 8051/8751/8031 80C51/87C51/80C31 89S51
增强型： 8052/8752/8032 80C52/87C该系 列 单 片 机 有 三 种 形 式 ， 即 掩 膜 ROM 、 EPROM和ROMLess(无片内程序存储器)。如：
加1、减1、比较、BCD码十进制调整等
逻辑运算：与、或、异或、求反、循环等逻辑操作 位操作：内部有布尔处理器，它以进位标志位C为位累
加器，用来处理位操作。可对位置 “1”、对位清零 、 位判断等。
操作结果的状态信息送至状态寄存PSW。
运算器由算数/逻辑运算单元ALU、累加器 ACC、寄存器B、暂存器1、暂存器2、程序状 态寄存器PSW组成。
第2章 MCS-51系列单片机的结构及原理
2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2
第2章 MCS-51单片机系统结构
寄存器 PC ACC B PSW SP DPTR P0～P3 IP IE 内容 0000H 00H 00H 00H 07H 0000H 0FFH XXX00000B 0XX00000B 寄存器 TMOD TCON TH0 TL0 TH1 TL1 SCON SBUF PCON 内容 00H 00H 00H 00H 00H 00H 00H 不定 0XXXXXXXB
对外部时钟的占空比要求不高，但要有一定的幅度.
2.3.2
时钟电路
C1
XTAL1
NC
XTAL1
MCS-51单片机
MCS-51单片机 外部振荡信号
XTAL2
C2
XTAL2
内部振荡方式Biblioteka 外部振荡方式2.3.3
复位电路
所有单片机在启动运行时都需要复位，以使CPU和系统中的其 它部件处于一个确定的初始状态，并从这个状态开始工作。
2.4.1
程序存储器
ISP技术（下载）：在单片机上固化一些用户看不到的程序，单片 机上电后自动运行这些程序，并检查单片机的工作模式。当单片机处 于下载模式时，这些程序就控制单片机经由串口从PC机接收用户应用 程序，并将之写入程序存储器，这个过程称为下载；若单片机处于正 常工作模式，就按普通方式从程序存储器中取出指令来运行。
2.3.3
复位电路
典型的复位电路：
（1）上电自动复位电路 （2）人工复位电路
（3）看门狗复位电路
2.3.3
复位电路
+5V Vcc
+5V Vcc
C
MCS-51单片机 RST
R2 MCS-51单片机 RST
R1
GND
GND
RC上电自动复位电路
人工复位电路
对外部时钟的占空比要求不高，但要有一定的幅度.
2.3.2
时钟电路
C1
XTAL1
NC
XTAL1
MCS-51单片机
MCS-51单片机 外部振荡信号
XTAL2
C2
XTAL2
内部振荡方式Biblioteka 外部振荡方式2.3.3
复位电路
所有单片机在启动运行时都需要复位，以使CPU和系统中的其 它部件处于一个确定的初始状态，并从这个状态开始工作。
2.4.1
程序存储器
ISP技术（下载）：在单片机上固化一些用户看不到的程序，单片 机上电后自动运行这些程序，并检查单片机的工作模式。当单片机处 于下载模式时，这些程序就控制单片机经由串口从PC机接收用户应用 程序，并将之写入程序存储器，这个过程称为下载；若单片机处于正 常工作模式，就按普通方式从程序存储器中取出指令来运行。
2.3.3
复位电路
典型的复位电路：
（1）上电自动复位电路 （2）人工复位电路
（3）看门狗复位电路
2.3.3
复位电路
+5V Vcc
+5V Vcc
C
MCS-51单片机 RST
R2 MCS-51单片机 RST
R1
GND
GND
RC上电自动复位电路
人工复位电路
第2章 MCS-51单片机
• 外部数据存储器
在单片机内部数据存储器容量不够的情况下，可 扩展外部数据存储器。 ① 用于存放随机读写的数据。 ② MCS-51外部数据存储器和外部I/O口统一编址。
③ MCS-51最大扩展空间为64KB，地址范围为 0000H~FFFFH。
2.3.5 特殊功能寄存器 MCS-51单片机共有21个字节的特殊功能寄 存器SFR （Special Fuction Register）。 1.用途：
1. 运算器
算术运算：加、减、乘、除、加1、减1、比较 BCD码十进制调整等 逻辑运算：与、或、异或、求反、循环等逻辑操 作 位操作：内部有布尔处理器，它以进位标志位C 为位累加器，用来处理位操作。可对位置 “1” 、对位清零 、位判断等。 操作结果的状态信息送至状态寄存PSW。
2.程序计数器PC 程序计数器PC是16位的寄存器，用来存放即将 要执行的指令地址，可对64KB程序存储器直接寻 址。执行指令时，PC内容的低8位经P0口输出，高 8位经P2口输出。
例：单片机外接晶振频率12MHZ时的各种时序 单位： 振荡周期=1/fosc=1/12MHZ=0.0833us
状态周期=2/fosc=2/12MHZ=0.167us
机器周期=12/fosc=12/12MHZ=1us 指令周期=(1～4)机器周期=1～4us
2.5
复位状态与复位电路
2.5.1 复位状态
各个引脚的功能:
2.2.1 电源引脚 GND：接地端。 Vcc：电源端，接+5V。 2.2.2 时钟信号引脚 XTAL1，XTAL2: 接外部晶体或外部时钟。
2.2.3 控制信号引脚 RST/VPD： ①复位信号输入。 ②接备用电源，VCC掉电后，在低功耗条件下保持内部RAM中 的数据。 PSEN：程序存储器允许。输出读外部程序存储器的选通信号。 ALE/PROG： ①ALE 地址锁存允许。 ALE输出脉冲的频率为振荡频率的 1/6。 ②PROG 对8751单片机片内 EPROM 编程时，引入编程脉冲。 EA/VPP： ① EA =0，单片机只访问外部程序存储器。 EA =1，单片机访问内部程序存储器。 ②在8751片内EPROM编程期间，引入21V编程电源VPP。
MCS51单片机的硬件结构
S3 S4 S5 S6 S1
例：MOV A,#09H
3、指令周期 是执行一条指令所需时间. 指令分为：单字节、双字节、三字节指令. 执行一条指令的时间：简单的1个机器周期,复杂的需2个或多
个机器周期.〔单、双字节指令为单机器周期；三字节都是双机器 周期；乘、除为4个机器周期〕
4、指令时序 执行指令,分为取指阶段和执行指令阶段.
2拍P1、P2,一个时钟周期时钟脉冲可表示为：S1P1,…S6P2〕 〔fosc=6MHz时,Tcy=2μs； fosc=12MHz时,Tcy=1μs 〕
一个机器周期
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6
P1 P2
P1 P2
ALE
读操作码 S1 S2
读下一个操作码（丢弃 ） 单字节单周期指令
*输出电路有上拉电阻〔输出不是三态的,为准双向口〕,在输入数据时, 应先向其锁存器写入1,使输出驱动电路的FET截止.
P2口的位结构电路原理图
四、P3端口 字节地址B0H,位地址B0H~B7H. 作用：通用I/O口；第二功能口.
P3口的位结构电路原理图
2.6 时钟电路与时序
时钟电路→产生时钟控制信号→ 控制单片机严格地按照时序执 行指令.
一、P0端口 字节地址80H,位地址80H~87H. 结构：锁存器,输出驱动电路,输入缓冲器 工作过程： *地址/数据线；
*通用I/O口〔输入时,应先向锁存器写入1；输入分有读引脚、读端口； 输出时须外接上拉电阻〕；
读锁存器
地址/数据 控制 &
内部总线 写入
D锁存器Q CP Q
MUX
VCC P0.x
时序：单片机内的各种操作都是在一系列脉冲〔控制信号〕 控制下进行的,而各个脉冲〔控制信号〕在时间上是有先后顺序的, 这种顺序就称为时序.
第2章 MCS-51单片机的结构和原理
89C51/S51单 片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
DSP芯片的诞生及发展对近20年来通信、计算机、控制
等领域的技术发展起到十分重要的作用。
典型的DSP算法
Algorithm Finite Impulse Response Filter Equation
y(n)
a
k 0
M
M
k
x( n k )
Infinite Impulse Response Filter
8051片内有ROM(程序存储器，只能读)和RAM(数据存储器， 可读可写)两类，它们有各自独立的存储地址空间，与一般微机
的存储器配臵方式不同。
8051有四个8位并行接口，即P0-P3．它们都是双向端口，每 个端口各有8条I／O线，均可输入／输出。P0-P3口四个锁存器同 RAM统一编址，可以把I／O口当作一般特殊功能寄存器来寻址
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 控制命令 地址线 程序总线 程序存储器
CPU
控制命令 地址线 数据总线
数据存储器
8051／8751／8031芯片的外部引脚和指令系统完全兼容，其 内部结构除ROM／EPROM不同外，其余完全相同。
MCS-51单片机的内部结构
作为一般的寄存器用。
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移
整理ppt
6
MCS-51的CPU：运算器 2.寄存器 (3) 程序状态字PSW
➢程序状态字是8位寄存器，用于指示程序运行状态信息。 ➢其中有些位是根据程序执行结果由硬件自动设置的，而 有些位可由用户通过指令方法设定。
PSW中各标志位名称及定义如下：
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 C AC F0 RS1 RS0 OV — P
写操作，但可以通过转移、调用、返回等指令改变 其内容，以实现程序的转移。 ✓ PC的寻址范围为64KB，即地址空间为0000～0FFFFH。
整理ppt
14
MCS-51的CPU：控制器
数据指针DPTR
✓ 数据指针DPTR为16位寄存器，它是MCS—51中 唯一的一个16位寄存器。
✓ DPTR通常在访问外部数据存储器时作为地址指 针使用，寻址范围为64KB。
✓ 编程时，既可按16位寄存器使用，也可作为两 个8位寄存器分开使用。DPH 为DPTR的高八位 寄存器，DPL 为DPTR的低八位寄存器。
1
组1
08~0FH
1
0
组2
10~17H
1
1
组3
18~1FH
整理ppt
10
程序状态字PSW
位序 D7 D6 D5 D4 D3 D2 D1 D0 位标志 CY AC F0 RS1 RS0 OV — P
OV：溢出标志位
在带符号数（补码数）的加减中，OV=1表示运算的结果 超出了累加器A的八位符号数表示范围（－128～ +127），产生溢出，因此运算结果是错误的。OV=0， 表示未超出表示范围，运算结果正确。
传送、位与、位或等位操作。另外某些控制转移
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微 机 原 理 与 接 口 技 术
一、中央处理单元（CPU）
1. 运算器（ALU）
• 作用
–算术运算
–逻辑运算 –位操作 –数据处理 –提供运算状态信息
绪论 EXIT
微 机 原 理 与 接 口 技 术 • 内部逻辑结构如右
• 程序状态字PSW
– 提供指令执行后的状 态信息
• 累加器A
– 存放操作数及结果
• 手动复位 • 自动上电复位
绪论 EXIT
微 机 原 理 与 接 口 技 术
第四节 单片机时序
一、MCS-51的三种周期
• 时钟周期
– 晶振脉冲频率的倒数，即1/fosc
• 机器周期
– 12个时钟周期为1个机器周期，即12/fosc
• 指令周期
– 执行一条指令所需的时间
– 单周期指令、双周期指令、四周期指令
微 机 原 理 与 接 口 技 术
微机原理与接口技术
第二章 MCS-51单片机结构
绪论 EXIT
微 机 原 理 与 接 口 技 术
第一节 MCS-51单片机内部结构
CPU
RAM
单片机
ROM
I/O接口
定时器/计数器
绪论 EXIT
微 机 原 理 与 接 口 技 术 MCS-51单片机内部结构框图
绪论 EXIT
. . . . . . . . .
30H 2FH
20H 1FH
• 128字节内部RAM
– 工作寄存器区 – 位寻址区 – 数据缓冲区 – 堆栈区
位寻址区 (16B)
寄存器3组 寄存器区 . 寄存器2组H
绪论 EXIT
微 机 原 理 工作寄存器区──分为4组 与 接 口 技 术 1FH R7 17H R7 7FH R7 R6 0FH1EH RS1、RS0=11 R7 R6 07H 16H 缓冲区 RS1、RS0=10 . RS1、RS0=01 (80B) R6 R5 0EH1DH . 寄存器3组 RS1、RS0=00 R6 R5 06H 15H . 寄存器2组 . . 寄存器1组 R5 R4 0DH1CH . 寄存器0组 R5 R4 05H 14H . . R4 R3 0CH1BH . R4 R3 04H 13H R3 R2 0BH1AH 30H R3 R2 03H 12H 2FH 寄存器区 位寻址区 R2 R1 0AH19H 4组(32B) (16B) 20H R2 R1 02H 11H 寄存器3组 1FH R1 R0 09H18H . 寄存器2组 . R1 R0 01H 10H . 寄存器1组 08H R0 寄存器0组 00H 00H R0
绪论 EXIT
微 机 原 理 与 接 口 技 术
二、指令的时序
• 单字节单周期指令时序
绪论 EXIT
微 机 原 理 与 接 口 技 术
• 双字节单周期指令时序
绪论 EXIT
微 机 原 理 与 接 口 技 术
思 考 题
1 简述MCS-51系列单片机的内部各主要部分的功能。 2 简述MCS-51系列单片机控制引脚的功能。 3 MCS-51系列单片机在访问片外数据存储器与片外程序存储 器时的控制信号相同吗？ 4 MCS-51系列单片机片内RAM分为几个区域？地址范围是多 少？简述各区域的用途。 5 说明程序状态字PSW中各状态位的定义。
– 用于存放堆栈的栈顶地址
• 数据指针DPTR
– 16位寄存器，用于存放片内外ROM和外RAM 的地址
DPH DPL
DPTR
绪论 EXIT
微 机 原 理 与 接 口 技 术
二、51单片机的存储器结构
ROM
半导体 存储器
RAM
绪论 EXIT
微 机 原 理 与 接 口 技 术
1. 程序存储器ROM
• 51系列单片机ROM寻址空间有64K
– ALE：地址锁存允许
– PSEN：从外部ROM读的控制信号
绪论 EXIT
微 机 原 理 与 接 口 技 术
二、8031对片外存储器的连接
绪论 EXIT
微 机 原 理 与 接 口 技 术 • 74LS373地址锁存器
– D7～D0：8个输入端
– Q7～Q0：8个输出端
– G：锁存控制
– OE：输出允许
微 机 原 理 与 接 口 技 术 P3口各引脚第二功能定义
• • • • • • • • P3.0：RXD串行口输入 P3.1：TXD串行口输出 P3.2：INT0外部中断0输入 P3.3：INT1外部中断1输入 P3.4：计数器T0 计数脉冲输入 P3.5：计数器T1 计数脉冲输入 P3.6：WR外部写控制 P3.7：RD外部读控制
绪论 EXIT
微 机 原 理 与 接 口 技 术 • 电源线
– Vcc：+5V – Vss：电源负端
• 晶振
– XTAL1 – XTAL2
绪论 EXIT
微 机 原 理 与 接 口 技 术 • 控制信号
– RST：复位信号 – EA=1：CPU从内部ROM开始取指，超出转片外
– EA=0：CPU始终从外部ROM取指
• TMP
– 暂存寄存器
绪论 EXIT
微 机 原 理 与 接 口 技 术
2. 控制器
• 时序电路：对晶体振荡脉冲分频，形成时序信号
• 程序计数器（PC）：16位计数器，用作地址指针
• 指令寄存器（IR）：暂存从ROM取出的指令码
• 指令译码器（ID）：分析指令执行什么操作
• 微操作控制部件：控制各部件有序操作
绪论 EXIT
微 机 原 理 与 接 口 技 术
四、定时器/计数器
– 两个16位定时器/计数器：T0和T1
五、中断系统
– 2个外部中断源
– 2个定时器/计数器中断源
– 1个串行中断源
绪论 EXIT
第二节 MCS-51单片机引脚功能
微 机 原 理 与 接 口 技 术
一、MCS-51单片机引脚
• 端口线
绪论 EXIT
微 机 原 理 与 接 口 技 术 程序计数器PC的作用是什么？PC里面存放的是什么？
3. 专用寄存器组
• 程序计数器PC
• 累加器A
• 通用寄存器B
绪论 EXIT
微 机 原 理 与 接 口 技 术
• 程序状态字PSW
绪论 EXIT
微 机 原 理 与 接 口 技 术 • 堆栈指针SP
7FH
微 机 原 理 与 接 口 技 术 • 数据缓冲区
– 地址从30H～7FH – 用于存放操作数和运算结果等
• 堆栈区
– 堆栈是片内RAM中临时开辟的暂存区，主要 为子程序和中断操作而设立
– 堆栈的作用是保护断点和保护现场 – 通常将堆栈设在内部RAM的高地址区，如 60H～70H 堆栈的栈顶位置由什么来指出？
– 8031片内无ROM，需接片外ROM – 8051片内有4K的ROM，还可片外扩展 – 8751片内有4K的EPROM ，还可片外扩展
EA=0：从片外ROM取指令
EA=1：先从片内ROM取指，
超过4K时自动转片外
绪论 EXIT
微 机 原 理 与 接 口 技 术
2. 片内RAM
7FH
缓冲区 (80B)
一、复位方式
• 当复位脚（RST）为高电平时，程序计数器PC
指向程序存储器的起始地址0000H，使CPU从
头开始执行程序 • 复位时，PC=0000H，SP=07H，P0~P3=FFH， 其余特殊功能寄存器均为0，片内RAM保持原 值不变
绪论 EXIT
微 机 原 理 与 接 口 技 术
二、复位电路
– 没接片外存储器时，做双向I/O口 – 有接片外存储器时，用于传送低8位地址/数据
• P2口
– 没接片外存储器时，做双向I/O口 – 有接片外存储器时，用于传送高8位地址
• P1口是通用I/O口 • P3口
– 双向I/O口 – 第二功能
当从引脚输入时，必须先对 引脚送“1”，然后再输入
绪论 EXIT
• 控制线
• 电源线 • 晶振
绪论 EXIT
微 机 原 理 与 接 口 技 术
• 并行I/O端口线
– P0口：P0.0～P0.7
– P1口：P1.0～P1.7
– P2口：P2.0～P2.7 – P3口：P3.0～P3.7 8031单片机有接片外存储器RAM或ROM时， P0口和P2口各用来传送什么信号？
绪论 EXIT
微 机 原 理 与 接 口 技 术
三、51单片机的并行I/O口
1. 并行I/O口特点
• P0～P3均为双向口
• P3口具有第二功能
• P0口每脚可驱动8个LSTTL门；P1～P3口
只能驱动4个LSTTL门
绪论 EXIT
微 机 原 理 与 接 口 技 术
2. 并行I/O口应用要点
• P0口
绪论 EXIT 什么叫当前工作寄存器组？如何选择当前工作寄存器组？
微 机 原 理 与 接 口 技 术 位寻址区：每一个BIT都有一个地址，共16×8=128位
D7 D6 D5 D4 D3 D2 D1 D0 7FH 78H 2FH ............ 缓冲区 70H 2EH 77H . (80B) 68H 2DH 6FH . . 67H 60H 2CH . . 5FH 58H 2BH . . 50H 2AH 57H . 48H 29H . 4FH 47H 40H 28H 位寻址区 3FH 38H 27H 30H 位寻址区 2FH 30H 26H 37H (16B) 28H 25H 2FH 20H 寄存器3组 1FH 27H 20H 24H . 寄存器2组 1FH 1FH 23H . . 寄存器1组 17H 10H 22H 寄存器0组 00H ............ 0FH 08H 21H 07H 什么是位地址？什么是单元地址？ 06H 05H 04H 03H 02H 01H 00H 20H 绪论 EXIT 位地址20H在片内RAM的哪一个单元？