32位DSP设计中有关流水线数据的问题及解决办法
DSP期末复习资料
一、习题什么是数字信号处理器（DSP）答：DSP是专为实时数字信号处理而设计的大规模集成可编程微处理器。
哈佛总线结构和冯-诺依曼总线结构的区别是什么答：哈佛总线结构：程序存储器和数据存储器分开，有多条独立的程序总线和数据总线，它们可同时对程序和数据进行寻址和读写，使指令的执行和对数据的访问能够并行进行，使CPU的运行速度和处理能力都得以大幅度提高。
冯-诺依曼结构：这种结构中只含一条内部地址总线和数据总线，当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
改进型的哈佛总线结构有哪些改进之处答：<1> 片内RAM可以映像至数据空间，也可以映像至程序空间。
<2> 片内ROM可以映像至程序空间，也可以映像至数据空间。
<3> 具有根装载功能，允许将片外的指令代码调至片内数据存储器，供CPU零等待运行。
DSP的主要用途是什么答：主要用于工业控制、汽车电子、仪器仪表、军事、医疗、通信等。
二、其他系列DSP可分为：C2000（16位/32位定点DSP，主要运用控制领域，如点击）、C5000（16位定点DSP，用于高性能、低功耗的中高档应用场合，如便携移动设备）、C6000（32位DSP，高性能，如适合宽带网络和数字音响）系列。
第二章一、习题TMS320C54x DSP有那些部分组成答：主要由C54xCPU内核、片内存储器和片内外设三大部分组成。
TMS320C54x DSP的CPU包含那些主要功能部件他们各完成什么任务答：其CPU主要由：<1> 40位的算术逻辑单元 <2>2 个40位的累加器<3>桶形移位器 <4>乘法-累加器单元 <5>比较、选择和存储单元<6>指数编码器 <7>CPU状态和控制寄存器填写下列括号。
(1)片内32位长数据的读使用（数据）总线，其中，高16位数据的寻址和读取使用（CAB和CB）总线，低16位数据的寻址和读取使用（DAB和DB）总线。
DSP习题答案
DSP习题答案DSP 技术及应⽤综合训练1.DSP全称有哪两个含义？全称分别是什么？答：1、Digital Signal Processing，数字信号处理，指的是⼀门学科2、Digital Signal Processor，数字信号处理器，实现数字信号处理算法的处理器.平常所说的DSP⼀般指后者。
2.TI公司DSP主要分为哪⼏种⼦列？分别⽤于哪些场合答：C2000、C5000和C6000三⼤主流，其中C2000系列属于控制型，相当于⾼端单⽚机；C5000系列属于低成本、低功耗、⾼效率型；C6000系列属于⾼性能的类型，其性能是C5000系列的数⼗倍。
如果你处理的算法不是很复杂的话，建议使⽤C5000系列（如C5509、C5510等）；如果算法之类的特别复杂，可以考虑C6000系列。
3.VC5509A硬件结构主要有哪些组成？答：CPU、存储器、⽚上外设。
(⽚上外设：●两个20位的定时器。
●⼀个看门狗定时器。
●l6通道直接存储器存取控制器（DMA），DMA控制器在不需要CPU⼲预的情况下可以提供6路独⽴的通道⽤于数据传输，并且可达每周期两个16位数据的吞吐量。
l外部存储器接⼝（EMIF），它提供与异步存储器如EPROM、SRAM及⾼密度存储器如同步DRAM的⽆缝连接。
l 三个串⼝⽀持最多三个多通道缓冲串⼝（McBSP）或最多两个多媒体/安全数字卡接⼝。
三个全双⼯多通道缓冲串⼝（McBSP）提供了与各种⼯业级串⾏设备的⽆缝接⼝，其多通道通信最多可以实现128个独⽴通道。
增强型主机接⼝（EHPI）是⼀个16位的并⾏接⼝，主机能够提供HPI接⼝访问5509A上的32KB⽚上存储器。
●可编程锁相环（DPLL）时钟发⽣器。
●USB全速（12Mbps）从端⼝。
●I2C主从接⼝。
●⼀个实时时钟。
)4.在CMD⽂件中，Mermory命令的主要作⽤是什么？答：⽤来指定⽬标存储器结构5.在CMD⽂件中，SECTION命令的主要作⽤是什么？答：⽤来控制段的构成与地址分配6.C55X处理器软件开发流程是什么？答：7.利⽤C语⾔与汇编语⾔混合编程优什么优点？答：可以充分地控制处理器的功能，为⼈⼯映射算法构成最有效的程序编码，效率⾼、可维护性和移植性好。
DSP面试常见问题
DSP常见问题1.DSP与普通的微处理器的不同？单周期指令：大多数DSP都拥有流水结构，即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤，这样可以大大提高系统的执行效率。
它可以在一个时钟周期内执行一条语句。
快速乘法器：信号处理算法往往大量用到乘加（multiply-accumulate，MAC）运算。
DSP有专用的硬件乘法器，它可以在一个时钟周期内完成MAC运算。
硬件乘法器占用了DSP芯片面积的很大一部分。
（与之相反，通用微处理器采用一种较慢的、迭代的乘法技术，它可以在多个时钟周期内完成一次乘法运算，但是占用了较少了硅片资源）。
多总线：DSP有分开的代码和数据总线（一般用术语“哈佛结构”表示），这样在同一个时钟周期内可以进行多次存储器访问——这是因为数据总线也往往有好几组。
有了这种体系结构，DSP就可以在单个时钟周期内取出一条指令和一个或者两个（或者更多）的操作数。
地址发生器：DSP有专用的硬件地址发生单元，这样它可以支持许多信号处理算法所要求的特定数据地址模式。
这包括前（后）增（减）、环状数据缓冲的模地址以及FFT 的比特倒置地址。
地址发生器单元与主ALU和乘法器并行工作，这就进一步增加了DSP 可以在一个时钟周期内可以完成的工作量。
硬件辅助循环：信号处理算法常常需要执行紧密的指令循环。
对硬件辅助循环的支持，可以让DSP高效的循环执行代码块而无需让流水线停转或者让软件来测试循环终止条件。
数据格式：除了标准的整数型格式外，DSP一般支持定点和（或）浮点数。
对数据格式和精度的选择取决于应用程序所需，例如：16位定点DSP可以满足语音信号处理和控制所需24位和32位定点DSP可以满足高质量音频信号处理所需32位浮点DSP可以满足图形和图像处理所需1：DSP采用改进的Harvard结构，程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，而单片机多数采用的是冯•罗依曼结构，所有的操作都必须经过累加器A，很容易造成瓶颈效应。
DSP芯片的原理与开发技术课后题部分答案
DSP课后习题答案总结第一章：概述1.2 简述DSP应用系统的典型结构和特点答：DSP系统的典型结构和工作过程：①对输入信号进行带限滤波和抽样；②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形。
DSP系统的特点：接口方便、编程方便、稳定性好、精度高、可重复性好、集成方便等。
1.3 简述DSP应用系统的一般设计过程。
答：1.定义系统性能指标2.采用高级语言进行性能模拟3.设计实时DSP应用系统4.借助开发工具进行软硬件调试5.系统集成与独立系统运行1.8 设计DSP应用系统时，如何选择合适的DSP芯片。
答：根据实际应用系统的需要选择，以达到系统的最优化设计。
一般来说，需要考虑：DSP芯片的运算速度：DSP芯片的运算速度衡量指标：①指令周期；②MAC时间；③FFT执行时间；④MIPS；⑤MOPS；⑥MFLOPS；⑦BOPSDSP芯片的价格：DSP芯片的硬件资源DSP芯片的运算精度：一般字长为16bits，浮点芯片一般为32bitsDSP芯片的开发工具DSP芯片的功耗其他因素：例如，DSP芯片的封装形式、质量标准、供货情况、生命周期等。
1.11 中英文全称对照：DSP:Digital Signal ProcessingTI:Texa InstrumentsMAC:Multillier and AccumulatorMIPS:Million Istructions Per SecondMOPS: Million Operations Per SecondMFLOPS: Million Floating-point Operations Per SecondBOPS:Billion Operations Per secondDIP:Dual In-line PackagePGA:Pin Grid ArryPLCC:Plastic Leaded Chip CarrierPQFP:Plastic Quad Flat PackPWM:Pulse Width Modulation第二章：DSP芯片的基本结构和特性2.2 ALU和累加器的区别。
做DSP最应该懂得157个问题(回答)
做DSP最应该懂得157个问题（回答）四.5V/3.3V如何混接？TIDSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。
在这些系统中，应注意：1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。
2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成3.3V的信号。
3)仿真器的JTAG口的信号也必须为3.3V，否则有可能损坏DSP。
五.为什么要片内RAM大的DSP效率高？目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。
片内RAM同片外存储器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。
2)对于C2000/C3x/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。
3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。
4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。
六.为什么DSP从5V发展成3.3V？超大规模集成电路的发展从1um，发展到目前的0.1um，芯片的电源电压也随之降低，功耗也随之降低。
DSP也同样从5V发展到目前的3.3V，核心电压发展到1V。
目前主流的DSP 的外围均已发展为3.3V，5V的DSP的价格和功耗都价格，以逐渐被3.3V的DSP取代。
七如何选择DSP的电源芯片？TMS320LF24xx：TPS7333QD，5V变3.3V，最大500mA。
TMS320VC33： TPS73HD318PWP，5V变3.3V和1.8V，最大750mA。
TMS320VC54xx：TPS73HD318PWP，5V变3.3V和1.8V，最大750mA；TPS73HD301PWP，5V变3.3V和可调，最大750mA。
剖析DSP编程优化的7个方法
剖析DSP编程优化的7个方法方法一把浮点运算改成定点运算因为C6x DSP板并不支持浮点运算，但我们的原始程序代码是浮点运算的格式，所以必须改成定点运算，而其修改后的执行速度也会加快很多。
我们采用Q-format 规格来表示浮点运算。
以下将介绍其相关原理。
定点DSP使用固定的小数点来表示小数部份的数字，这也造成了使用上的限制，而为了要分类不同范围的小数点，我们必须使用Q-format的格式。
不同的Q-format表示不同的小数点位置，也就是整数的范围。
Q15数字的格式，要注意在小数点后的每一位，表示下一位为前一位的二分之一，而MSB (most-significant-bit ) 则被指定成有号数( Sign bit )。
当有号数被设成0而其余位设成1时，可得到最大的正数(7FFFH ) ；而当有号数被设成1而其余位设成0时，可得到最大的负数( 8000H ) 。
所以Q15格式的范围从-1到0.9999694 (@1) ，因此我们可以藉由把小数点向右移位，来增加整数部份的范围，Q14格式的范围增为-2.0到1.9999694 (@2) ，然而范围的增加却牺牲了精确度。
方法二建立表格( table )原来程序的设计是除了要读AAC的档案外，在译码时，还要再另外读取一些C语言程序代码的内容再做计算，如读取一些数值做sin、cos、exp的运算，但是为了加快程序的执行速度，故将这这些运算的结果建成表格，内建在程序中，可以不必再做额外的计算动做，以加速程序。
方法三减短程序的长度1.去除Debug的功能原本程序在Debug的阶段时，就加了许多用来侦测错误的部份，程序Debug完后，已经没有错误发生，所以就可以把这些部份给去除，以减少程序的长度，也可以减少程序执行时的时脉数，加快程序的速度。
2.去除计算时脉( clock ) 功能原本程序可以计算执行程序所需的时脉数，我们也可以把这些部份给去除，如果有需要计。
DSP芯片应用系列讲座_二_第4讲TMS320F281xDSP的存储器系统
DSP 芯片应用系列讲座(二)第4讲 T M S 320F 281x DSP 的存储器系统杨 峡1,张雄伟2(1.解放军理工大学通信工程学院研究生1队,江苏南京210007;2.解放军理工大学通信工程学院电子信息工程系)摘 要:T I 公司新近推出的T M S 320F 281x 系列32位定点DSP 芯片具有丰富的存储器资源,尤其是片内FL A SH 与其它系列D SP 芯片的存储器相比,有许多突出的优点。
文中介绍了T M S 320F 281x 存储器,着重介绍了片内F LA SH 、Boo t RO M 及代码保护模块的特点及用法。
关键词:存储器;闪速存储器;数字信号处理器中图分类号:T N 911.72文献标识码:A文章编号:CN 32-1289(2005)02-0076-05Memory System of TMS 320F 281x DSPYA N G X ia 1,ZH A N G X iong -w ei 2(1.P ostg raduate T ea m 1ICE,P L A U ST ,Nanjing 210007,China ;2.Depar tment o f Electr onic Info rmat ion Engineer ing ICE,P LA U ST )Abstract :T he TM S320F281x 32-bit fixed-point digital signal processors released recently by Tex as Instrum ents Incor porated have abundant m em ory resour pared w ith the other DSP series ,the FLASH memo ry of T M S 320F 281x series has many advantag es .This paper firstly pr esented an introductio n of the TM S320F281x m em ory sy stem,and then the FLASH memory ,Bo ot ROM and co de secur ity mo dule in detail.Key words :m em ory ;FLASH ;DSPTM S320F281x(以下简称F281x )系列DSP 芯片片内具有多种类型的存储器,包括只读存储器(ROM )、单存取随机存储器(SARAM )、片内闪存(FLASH)和一次性可编程存储器(OT P)。
一款32位定点DSP电路的设计
位 有符号 整数乘 法 、累加 和３ ２ 位数据 的算 术逻辑 运
１ 引言
数 字信 号处 理器ＤＳ Ｐ 广泛 应用于 现代 通信 、信 息处理 、 自动控制等领域 中，通过指令程 序 ，ＤＳ Ｐ 能
算 ，处理精度高 。本 电路采用正向设计流程 ，自主设
计 了Ｃ Ｐ Ｕ、Ｒ Ｏ Ｍ和Ｓ Ｃ Ｉ 、Ｔ Ｉ ＭＥ Ｒ 等外设 ，通过０ ． ５岬 １ Ｐ ３ Ｍ Ｃ ＭＯ Ｓ Ｓ Ｉ ２ 艺流片 ，实现 了一种快速 实时 的３ ２ 位
集 的定点ＤＳ Ｐ电路 ，该 电路 采用哈佛总线结构 ，可以在单周期 内实现 ｌ ６ × １ ６ ０有符 号整数 乘法、３ ２ 位 累加和 ３ ２ 位数据 的算术逻辑 运算 ，处理精度 高。该 电路 采用０ ． ５岬 １ Ｐ ３ Ｍ Ｃ ＭＯ Ｓ ． Ｙ － － 艺流 片，集成度７
万门 ，工作频率可达３ ６ ＭＨｚ ，动态功耗５ ９ ４ ｍＷ 。 关键词 ：３ ２ 位 ；定点ＤＳ Ｐ ；体 系结构；Ｃ Ｐ Ｕ
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ：Ｂｙ ｒ ｅ ｓ ｅ ａ ｒ ｃ ｈ ｉ ｎ ｇ ｔ ｈ ｅ ｓ ｔ ｒ ｕｃ ｔ ｕｒ ｅ ｏ ｆ ３ ２ 一 ｂｉ ｔ ＤＳ Ｐ ａ ｎ ｄ ｉ ｔ ｓ ｄ ｅ ｓ ｉ ｇ ｎ ｍｅ ｔ ｈ ｏ ｄ ，ｔ ｈｅ ｔ ｈ ｅ ｏ ｒ ｙ ｏ ｆ ｃ ｒ ｉ ｔ ｉ ｃ ａ ｌ ｐａ ｒ ｔ ｓ ｉ ｎ ３ ２ 一 ｂ ｉ ｔ ＤＳＰ ， ｓ ｕ ｃ ｈ ａ ｓ ＡＬＵ Ｍ ＰＹ ＡＲＡＵ ｐｉ ｐ ｅ ｌ ｉ ｎ ｅ ａ ｎ ｄ ｉ ｎ ｓ ｔ ｒ ｕ ｃ ｔ ｉ ｏ ｎ ｓ ｅ ｔ 。ｉ ｓ ｄ ｅ ｍｏ ｎｓ ｔ ｒ ａ ｔ ｅ ｄ ｉ ｎ ｔ ｈ ｉ ｓ ｐ ａ ｐ ｅ ￣Ｔｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｈｅ ｔ ｌ ｏ ｇ ｉ ｃ ｂ ｌ ｏ ｃ ｋ ｓ ａ ｒ ｅ ａ ｎ ａ ｌ ｙ ｚ ｅ ｄ ． Ａ ３ ２ 一 ｂ ｉ ｔ ｉ ｆ ｘ ｅ ｄ — ｐｏ ｉ ｔ ｎ ＤＳ Ｐ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎ ｅ ｄ ｂ ｙ ｕｓ ｉ ｎ ｇ ｓ ｔ ｎｄ ａ ａ ｒ ｄ ｃ ｅ ｌ ｌ ｄ ｅ ｓ ｉ ｇ ｎ ｍｅ ｈｏｄ ｔ ｏ ｌ ｏ ｇ ｙ ． Ｔｈ ｅ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｉ ｓ ｂａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ＨＡＲＶＡＲＤ ｂ ｕ ｓ ｓ ｔ ｒ ｕ ｃ ｔ ｕ ｒ ｅ ａ ｎ ｄ ｃ ａ ｎ ｉ ｍｐ ｌ ｅ ｍｅ ｔ ｎ １ ６ ｘ ｌ ６ － ｂ ｉ ｔ ｓ ｉ ｇ ｎｅ ｄ ｉ ｎ ｔ ｅ ｇ ｅ ｒ ｍｕｌ ｔ ｉ ｐｌ ｙ ，３ ２ 一 ｂ ｉ ｔ ＡＣＣ ａ ｎ ｄ ３ ２ － ｂ ｉ ｔ ｌ ｏ ｇ ｉ ｃ ａ ｒ ｉ ｔ ｈ ｍｅ ｔ ｉ ｃ ． Ｔｈ ｅ ＤＳ Ｐ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｉ ｓ ｆ ａ ｂ ｒ ｉ ｃ ａ ｔ ｅ ｄ ｉ ｎ
DSP原理及应用TMS320C54x片内外设及应用实例
应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。
DSP课后习题问题详解
第一章1．简述典型实时数字信号处理系统组成部分。
答：包括：抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC（Analog-to-Digital Converter）、数字信号处理、数模转换器DAC（Digital-to-Analog Converter）和抗镜像滤波器(Anti-image filter) 。
2．简述X86处理器完成实时数字信号处理的优缺点。
答：利用X86处理器完成实时数字信号处理。
特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。
3．简述数字信号处理器的主要特点。
答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。
4．给出存储器的两种主要结构，并分析其区别。
答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。
冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。
哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。
5．简述选择数字信号处理器所需要考虑的因素。
答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。
6．给出数字信号处理器的运算速度指标，并给出其具体含义。
答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。
例如，运行在200MHz的TMS320VC5510的指令周期为5ns。
《DSP原理与应用》期末考试试题
一、单项选择题：（每小题2分，共30分）1、下面对一些常用的伪指令说法正确的是：（ D ）A、.def所定义的符号，是在当前模块中使用，在别的模块中定义的符号；B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；C、.sect命令定义的段是未初始化的段；D、.usect命令定义的段是未初始化的段。
2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是( B)A、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0B、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置13、对于TMS320C54x系列DSP芯片，下列说法正确的是………… ( C )A、 8位DSPB、32位DSPC、定点型DSPD、浮点型DSP4、若链接器命令文件的MEMORY部分如下所示：MEMORY{PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h}则下面说法不正确的是（）A、程序存储器配置为4K字大小B、程序存储器配置为8K字大小C、数据存储器配置为512字大小D、数据存储器取名为DATA5、在串行口工作于移位寄存器方式时，其接收由（）来启动。
A、RENB、RIC、REN 和RID、TR6、执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（ A ）A、03FDHB、03FFHC、03FCHD、0400H7、TMS320C54X DSP采用改进的哈佛结构，围绕____A__组_______位总线建立。
A、 8，16 B、16，8 C、 8，8 D、16，168、 TMS320C54X DSP汇编指令的操作数域中， A 前缀表示的操作数为间接寻址的地址。
DSP原理与应用(张卫宁)课后习题答案
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4) 用通用的可编程DSP芯片实现。
与单片机相比，DSP芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的DSP芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用DSP 芯片很难实现（6）用基于通用dsp核的asic芯片实现。
2、简单的叙述一下dsp芯片的发展概况？答：第一阶段，DSP的雏形阶段（1980年前后）。
代表产品：S2811。
主要用途：军事或航空航天部门。
第二阶段，DSP的成熟阶段（1990年前后）。
代表产品：TI公司的TMS320C20主要用途：通信、计算机领域。
第三阶段，DSP的完善阶段（2000年以后）。
代表产品：TI公司的TMS320C54主要用途：各个行业领域。
3、可编程dsp芯片有哪些特点？答：1、采用哈佛结构（1）冯。
诺依曼结构，（2）哈佛结构（3）改进型哈佛结构2、采用多总线结构3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的dsp指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
DSP测试题及答案
DSP测试题及答案1、什么是哈佛结构和冯·诺伊曼（VonNeuman）结构？它们有什么区别？答：(1)冯·诺伊曼（VonNeuman）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
（2）哈佛（Harvard）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
两者区别：哈佛（Harvard）结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯·诺伊曼（VonNeuman）结构：当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
2、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS？答：TMS320VC5416-160的指令周期16n，它的运算速度是160MIPS。
3、TMS320C54某芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？答：（1）六个操作阶段。
（2）各个阶段执行的任务：①预取指P：将PC中的内容加载到PAB②取指F：将读取到的指令字加载到PB③译码D：将PB的内容加载IR，对IR的内容译码④寻址A：CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数据地址总线DAB和CAB中，并对辅助寄存器或堆栈指针进行修正。
⑤读数R：将读出的数据1和数据2分别加载到数据总线DB和CB中。
11DSP技术第十一讲流水线操作技术
双操作数间接寻址的指令格式：单字指令
机器周期、指令周期、
1个机器周期 1个指令周期
基于流水线的存储器访问：
二、延迟分支转移的流水线图：
取出要转移的 地址完成转移 知道要转移 得到转移的地址
将要转移的地址加载PAB
开始 执行 转移
执行转移只需 2个周期
实际使用4 个周期
浪费 2个 周期
实现转移
3）允许处于流水线不同级上的两条指令同时访问同一个存储器块，不会带 来时序上的冲突。
2。CPU能够在单周期内对DARAM进行两次访问，是利用一次访问中对前、 后半个周期分时进行的缘故，具体为：
对PAB/PB取指 利用前半周期
对DAB/DB读取ຫໍສະໝຸດ 一个数据对CAB/CB读取每二个数据 对EAB/EB将数据写存储器
P（预取指） F（取指） D（译码） A（寻址） R（读数） X（执行）
预取指级：用PC的内容加载PAB（1个机器周期）
取指级： 用读取到的指令字加载PB（1个机器周期）
译码级： PB上的内容加载指令寄存器（IR），并对IR内的指令进行译码，产 生招待指令所需的一系列控制信号（1个机器周期）
寻址级： 根据译码结果，在需要的情况下将数据1读地址加载DAB、将数据2 读地址加载CAB，修正辅助寄存器和堆栈指针（1个机器周期）
1）被冲洗掉的两个单周期指令并不占用转移后指令的执行阶段，它们刚 好是在各级错开的。 2）在6级流水线中执行双字分支转移转移指令必须要4个机器（即4个指 令周期）周期才能完成，在满流水线中执行相当于只占用2个指令周期 （机器周期），另外2个周期可用于完成两条单周期指令或一条双周期指 令的执行。 3）采用延迟分支转移指令可利用转移指令后的两个周期，即在延迟分支 转移指令后安排两条单周期或一条双周期指令，该指令不能是分支或重 复指令。 4）具有延迟操作功能的指令有： BD FBD BACCD RCD FBACCD BANZD CALLD CALLD
DSP原理及应用课后答案
第二章3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？当OVLY= 0 时，程序存储空间不使用内部RAM。
当OVLY= 1 时，程序存储空间使用内部RAM。
内部RAM 同时被映射到程序存储空间和数据存储空间。
当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。
DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。
4 、TMS320C54x 芯片的片内外设主要包括哪些电路？①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。
执行指令，写数据加载EB。
6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。
由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
DSP技术与应用习题库 2
一、填空题第一章1．数字信号处理特点大量的实时计算（FIR、IIR、FFT）,数据具有高度重复（乘积和操作在滤波、卷积和FFT中等常见）。
2．信号处理的作用信号改善、信号检测、估计等。
3．信号处理的方法信号波形分析/变换、滤波、现代谱估计/分析、自适应滤波等。
4．信息系统包括采集、传输、处理等。
5．数字信号处理常用算法有FIR滤波、IIR滤波、离散傅里叶变换、卷积等。
6．处理器速度的提高得益于器件水平、处理器结构、并行技术等。
7．DSP结构特点包括哈弗结构、流水线技术、硬件乘法器、多处理单元、特殊的DSP指令。
8．DSP芯片按用途分为通用型DSP 、专用型DSP 。
9．DSP芯片按数据格式分为浮点型、定点型。
第二章1．C28x芯片具有C27x目标-兼容模式、C28x 模式、C2xLP源-兼容模式。
2．C28x芯片模式选择由ST1 中的OBJMODE 和AMODE 位组合来选定模式。
3．CPU内核由CPU 、仿真逻辑、接口组成。
4．CPU主要特性是、、、、。
5．CPU信号包括存储器接口信号、时钟和控制信号、复位和中断信号仿真信号。
6．TMS320F2812组成特点是32位、定点、改进哈佛结构、循环的寻址方式。
7．存储器接口有 3 组地址总线。
8．存储器接口有 3 组数据总线。
9．存储器接口地址总线有PAB 、DRAB 、DWAB 。
9．存储器接口数据总线有PRDB 、DRDB 、DWDB 。
10．CPU中断控制寄存器有IFR 、IER 、DBGIER 。
11．ACC累加器是32 位的，可表示为ACC 、AH 、AL 。
12．被乘数寄存器是32 位的，可表示为XT 、T 、TL 。
13．乘数结果寄存器是32 位的，可表示为P 、PH 、PL 。
14．数据页指针寄存器16 位的，有65536页，每页有64 存储单元。
数据存储空间容量是4M字。
15．堆栈指针复位后SP指向地址是0x000400h 。
第三章1．DSP芯片内部包含存储器类型有、、、、。
《DSP原理及应用(修订版)》邹彦主编课后答案(个人终极修订版)
第一章1、数字信号处理实现方法一般有几种？答：课本P2（2.数字信号处理实现）2、简要地叙述DSP 芯片的发展概况。
答：课本P2（1.2.1 DSP 芯片的发展概况）3、可编程DSP 芯片有哪些特点？答：课本P3（1.2.2 DSP 芯片的特点）4、什么是哈佛结构和冯诺依曼结构？他们有什么区别？答：课本P3-P4(1.采用哈佛结构）5、什么是流水线技术？答：课本P5（3.采用流水线技术）6、什么是定点DSP 芯片和浮点DSP 芯片？它们各有什么优缺点？ 答：定点DSP 芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。
定点DSP 的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。
浮点DSP 芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。
由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。
但它的硬件结构相对复杂、功耗较大，且比定点DSP 芯片的价格高。
通常，浮点DSP 芯片使用在对数据动态范围和精度要求较高的系统中。
7、DSP 技术发展趋势主要体现在哪些方面？答：课本P9（3.DSP 发展技术趋势） 8、简述DSP 系统的构成和工作过程。
答：课本P10（1.3.1DSP 系统的构成） 9、简述DSP 系统的设计步骤。
答：课本P12（1.3.3DSP 系统的设计过程） 10、DSP 系统有哪些特点？答：课本P11（1.3.2DSP 系统的特点）11、在进行DSP 系统设计时，应如何选择合理的DSP 芯片？答：课本P13（1.3.4DSP 芯片的选择）12、TMS320VC5416-160的指令周期是多少毫秒？它的运算速度是多少MIPS ？ 解：f=160MHz ，所以T=1/160M=6.25ns=0.00000625ms ；运算速度=160MIPS第二章1、TMS320C54x 芯片的基本结构都包括哪些部分？答：课本P17（各个部分功能如下）2、TMS320C54x 芯片的CPU 主要由几部分组成？答：课本P18（1.CPU)3、处理器工作方式状态寄存器PMST 中的MP/MC 、OVLY 和DROM3个状态位对’C54x 的存储空间结构有何影响？答：课本P34（PMST 寄存器各状态位的功能表）4、TMS320C54x 芯片的内外设主要包括哪些电路？答：课本P40（’C54x 的片内外设电路）5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个操作阶段执行什么任务？完成一条指令都需要哪些操作周期？答：课本P45（1.流水线操作的概念）6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？ 答：由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
基于TMS320C54x流水灯设计
【摘要】 DSP（Digital Signal Processing）也就是我们常说的数字信号处理，它是利用计算机或专用处理设备，以数字形式对信号进行采集，变换，滤波，估值，增强，压缩，识别等处理，以得到符合人们需要的信号形式。
一 DSP芯片1.1DSP芯片特点DSP芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。
DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。
根据数字信号处理的要求，DSP芯片一般具有如下的一些主要特点：⑴在一个指令周期内可完成一次乘法和一次加法。
⑵程序和数据空间分开，可以同时访问指令和数据。
⑶片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。
⑷具有低开销或无开销循环及跳转的硬件支持。
⑸快速的中断处理和硬件I/O支持。
⑹具有在单周期内操作的多个硬件地址产生器。
⑺可以并行执行多个操作。
⑻支持流水线操作，使取指、译码和执行等操作可以重叠执行。
⑼与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。
1.2 DSP芯片分类DSP芯片可以按照下列三种方式进行分类。
1．按基础特性分这是根据DSP芯片的工作时钟和指令类型来分类的。
如果在某时钟频率范围内的任何时钟频率上，DSP芯片都能正常工作，除计算速度有变化外，没有性能的下降，这类DSP芯片一般称为静态DSP芯片。
例如，日本OKI 电气公司的DSP芯片、TI公司的TMS320C2XX系列芯片属于这一类如果有两种或两种以上的DSP芯片，它们的指令集和相应的机器代码机管脚结构相互兼容，则这类DSP芯片称为一致性DSP芯片。
例如，美国TI公司的TMS320 C54X就属于这一类。
2．按数据格式分这是根据DSP芯片工作的数据格式来分类的。
数据以定点格式工作的DSP芯片称为定点DSP芯片，如TI公司的TMS320C1X/C2X、TMS320C2XX/C5X、TMS320C54X/ C62XX系列，AD公司的ADSP21XX系列，AT&T公司的DSP16/16A，Motolora公司的MC56000等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
32 位DSP 设计中有关流水线数据的问题及解决办法
引言
在航空微电子中心的某预研项目中，需要开发设计某32 位浮点通用数字信号处理器(DSP)。
本系统控制通路部分的设计采用超级哈佛及五级流水线结构。
本文分析了该流水线的设计过程，并对遇到的数据相关问题提出了一种
新的解决方法。
1 流水线结构
流水线处理器一般把一条指令的执行分成几个步骤，或称为级(stages)。
每一级在一个时钟周期内完成，也就是说在每个时钟周期，处理器启动并执行
一条指令。
如果处理器的流水线有m 级，则同时可重叠执行的指令总条数为m。
由于每条指令处在不同的执行阶段，因此，如果分级分得好，每一级都
没有时间上的浪费，这就是最理想的情况。
流水线处理器在理想情况下与非
流水线处理器的性能加速比为：
式中，I 为一个程序被执行的总的指令条数，它在流水线处理器和非流水线处理器中是相等的。
CPInp 是每条指令总体平均所需的时钟周期数。
因为流
水线处理器把一条指令的执行时间理想地分成了m 级，故有m 条指令在同时(重叠)执行。
T 是每个时钟周期的时间长度，本例可假设它在两种处理器中也
是相同的，那幺，最后总的加速比为m(即等于流水线的级数)。
并不是说把
流水线级数分得越多，处理器的性能就越好。
流水线处理器性能提高的关键
在于每个时钟周期处理器都应当能启动一条指令的执行。
2 数据相关问题
下面来讨论数据相关(data dependence)问题及解决方法，先来看看下面的程。