8086系统结构
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章 8086系统结构
执行下面两个数相加：
1010 0011 0100 1101
+ 0011 0010 0001 1001
1101 0101 0110 0110 分析其结果对下列标志位有何影响： （SF）= 1 1 （ZF）=
（PF）=
（CF）=
0 （AF）= 0 （OF）=
1 0
11
习题 CH2 8086系统结构
数据线和地址线是以 分时复用 方式轮流使用的。
1
习题 CH2 8086系统结构
8086的ALE引脚的作用是
锁存地址
。
8086/8088CPU构成的微机中，每个主存单元对应
两种地址： 逻辑地址 和 物理地址 。 CPU访问存储器时，在地址总线上送出的地址我们 物理 地址。 8086CPU的最小工作模式是 称为
7
习题 CH2 8086系统结构
当M/IO#=0，RD#=0，WR#=1时，CPU完成的
B 。 A． 存储器读 C．存储器写
操作是
B． I/O读
D．I/O写
8088/8086CPU的复位信号至少维持 D 个时钟
周期的高电平有效。 A．1 B．2 C．3 D．4
8
习题 CH2 8086系统结构
3
习题 CH2 8086系统结构
8086系统中，存储器分为奇、偶两个存储体，
其中，奇地址存储体的数据信号线固定与数据总 线的 相连，偶地址存储体数据 高八位 总线的 低八位 相连。 8086CPU从偶地址读出两个字节时，需要 1 个 总线周期；从奇地址读两个字节时，需要 2 个 总线周期。 8086/8088CPU上电复位后，执行第一条指令的 地址是 FFFF0 H。
8086对存储器的管理为什么采用分段的办法？
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第二章 8086系统
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
8086系统结构与8086CPU详解
8086系统结构与8086CPU详解8086是Intel公司于1978年推出的16位微处理器，是第一个被广泛应用于个人电脑的微处理器。
指令执行单元是8086的核心部分，它包括指令队列和执行单元。
指令队列用于存储将要执行的指令，执行单元根据指令队列中的指令来执行相应的操作。
8086采用流水线执行模式，使指令的执行更高效。
8086有14个寄存器，其中有4个通用寄存器AX、BX、CX和DX，其分别可以作为数据寄存器、地址寄存器、指针寄存器和变址寄存器使用。
AX寄存器可以拆分为两个独立的8位寄存器AH和AL，分别用于存储高8位和低8位数据。
除了通用寄存器外，8086还有4个段寄存器CS、DS、ES和SS，用于存储程序的代码段、数据段和堆栈段的物理地址。
内存管理单元用于实现8086的内存管理功能。
8086采用分段分页的内存管理模式，通过段寄存器和偏移地址来访问内存。
段寄存器存储段的起始地址，偏移地址表示从段起始地址开始的偏移量。
通过这种方式，8086可以寻址1MB的内存空间。
8086使用外部总线与其他设备进行通信。
它包括地址总线、数据总线和控制总线。
地址总线用于传输地址信息，数据总线用于传输数据，控制总线用于传输控制信号。
8086的地址总线宽度为20位，可以寻址1MB的内存空间。
除了系统结构，了解8086的CPU结构也是很重要的。
8086包括指令流水线、ALU、寄存器组、时钟和控制单元等部分。
指令流水线用于提高指令执行的效率，将指令的执行过程分为取指令、译码、执行和写回四个阶段，并行地执行不同的指令。
ALU（算术逻辑单元）用于进行算术和逻辑运算。
寄存器组包括通用寄存器和段寄存器，用于存储数据和地址信息。
8086的时钟是由外部提供的，它通过时钟和控制单元来对指令的执行进行控制。
总的来说，8086的系统结构和CPU结构共同组成了一个完整的微处理器系统。
通过了解其结构，可以更好地理解8086的工作原理和性能特点，为编程和系统设计提供指导。
8086cpu的结构和功能
8086cpu的结构和功能8086CPU是由英特尔公司开发的一款经典的16位微处理器。
它是在20世纪80年代初面世的，也是当时最新一代的微处理器。
8086CPU具有复杂的结构和强大的功能，为计算机技术的发展做出了重要贡献。
本文将从多个方面介绍8086CPU的结构和功能。
首先，我们来了解8086CPU的整体结构。
8086CPU包括两个主要部件：执行部件和总线控制部件。
执行部件由数据总线单元（DBU）、算术逻辑单元（ALU）和寄存器组成，负责实际进行数据的处理和运算。
总线控制部件包括指令队列、指令译码器和时序控制器，负责控制数据和指令的传输以及处理器的时序控制。
这种分离的结构使得8086CPU 具有高效的指令执行能力。
其次，我们来探讨8086CPU的功能特点。
8086CPU具有许多强大的功能，包括多种数据类型支持、分段式寻址、以及可扩展的指令集等。
首先是多种数据类型支持。
8086CPU支持多种数据类型，包括字节、字和双字等。
这使得它能够处理各种不同类型的数据，适应了不同应用场景的需求。
其次是分段式寻址。
8086CPU采用分段式寻址的方式，将内存划分为多个段，每个段具有独立的段地址。
这种寻址方式可以灵活地管理内存，提高内存的利用率，并且方便编程。
最后是可扩展的指令集。
8086CPU的指令集非常丰富，包括各种数据处理、逻辑控制、输入输出、以及字符串操作等指令。
同时，8086CPU还支持通过软件扩展指令集，满足用户的个性化需求。
总之，8086CPU作为一款经典的微处理器，具有复杂的结构和强大的功能。
它为计算机技术的发展做出了重要贡献，为后续的微处理器设计奠定了基础。
通过多种数据类型支持、分段式寻址和可扩展的指令集等特点，8086CPU实现了高效的数据处理和灵活的内存管理，为用户的应用提供了广泛的功能支持。
参考文献：1. Patterson, D.A., & Hennessy, J.L. (2017). Computer Organization and Design: The Hardware/Software Interface. Morgan Kaufmann.2. Kip Irvine. (2016). Assembly Language for x86 Processors. Pearson.。
8086-8088系统结构
段地址 偏移地址(偏移量)
格式为：段地址:偏移地址 偏移地址 60000H
段首地址
=0002H
60002H 00H
12H
××× ••• ××× 0000
段基地址（16位）
物理地址=段基地址×16+偏移地址
16位
微机原理
段基址
0000
+
段内偏移
物理地址
20位
BIU中的地址加法器用来实现逻辑地址到物理地址的变 换
8088
AD7~AD0
S0 S1 8288 S2 DT/R DEN ALE
8282
STB OE
8282
STB OE
8282
S
OE
AIOWC AMWC IOWC IORC MRDC
A19~A16
A15~A8
A7~A0 D7~D0
图
8088 最大模式下总线形成
微机原理
微型计算机基本原理与接口技术
STB
OE
IO/M RD WR
A19~A16
A15~A8
A7~A0
DT/R DEN
A
B
8286
T
OE
D7~D0
8088 系 统 总 线 信 号
图
8088 最小模式下总线形成
微机原理
2. 最大模式下的系统总线
时钟 发生器
8284
MN/MX
S0
S1
CLK
S2
READY RESET
A19~A16
A15~A8
3.存储器的分段
微机原理
逻辑段：每个逻辑段容量不超过64K字节， 可用16位地址码直接寻址。
段间关系：各个逻辑段之间可在实际存储空 间中完全分开，也可以部分重叠，甚至可以 完全重叠。 物理地址定位：通过段地址 和相对地址确定。
8086-8088CPU系统结构
1.2 8086/8088寄存器结构及用途
1.1.3 指针寄存器和变址寄存器
▲指针寄存器：
♣ SP：堆栈指针寄存器 ♣ BP：基址指针寄存器
▲变址寄存器：
♣ SI：源变址寄存器 ♣ DI：目的变址寄存器
汇编语言程序设计
8086/8088CPU系统结构
• 1.1 Intel8086/8088微处理器的结构 • 1.2 8086/8088寄存器结构及其用途 • 1.3 8086的存储器组织
• 1.4 堆栈
1.1 Intel8086/8088微处理器的结构
• 1.1.1 8086微处理器的结构
8086微处理器由两大部分组成： ♣ 执行部件EU ♣ 总线接口部件BIU 其内部结构如图（P20 图1.1）
1.3 8086的存储器组织
• 1.3.2 存储器的分段结构
◆8086CPU的寻址能力为：220=1MB； ◆8086CPU的内部寄存器为16位，直接 寻址：216=64KB； ◆在8086系统中引入逻辑段的概念：把 的地址空间划分为任意个逻辑段，长度 为64KB。
1.3 8086的存储器组织
• 1.3.3 物理地址和逻辑地址
▲是CPU与外部存储器、I/O设备的接口；
▲BIU由以下几部分组成： ♣16位指令指针寄存器IP； ♣指令队列； ♣4个16位段寄存器CS、DS、ES、
SS； ♣20位地址加法器； ♣总线控制部件。
1.1.1 8086微处理器的结构
• 3. BIU和EU的管理
▲二者处于并行的工作状态和重叠的工 作方式； ▲相互配合，协调工作； ▲充分利用总线实现最大限度的信息传 输，提高了程序的执行速度。
微机原理第3章 8086微型计算机系统
2、总线接口部件BIU
BIU组成： 4个16位段寄存器（DS、CS、ES、SS）； 指令指针寄存器（IP）； 20位的地址加法器； 6字节指令队列缓冲器； 内部暂存器和总线控制逻辑。 BIU功能：负责CPU与存储器、I/O设备之间的 数据传送。具体包括： 取指令送指令队列，配合EU从指定的内存 单元或者外设端口中取数据，将数据传送 给EU，或者把EU的操作结果传送到指定的 内存单元或外设端口中。第3章 8086微型计算机系统
第3章 8086微型计算机系统
4、内存操作
读：将内存单元的内容取入CPU，原单元内容不改变； 写：CPU将信息放入内存单元，单元中原内容被覆盖； 刷新：对CPU透明，仅动态存储器有此操作 内存的读写的步骤为： 1)CPU把要读写的内存单元的地址放到AB上 2) 若是写操作， CPU紧接着把要写入的数据放到DB上 3) CPU发出读写命令 4) 数据被写入指定的单元或从指定的单元读出到DB 若是读操作， CPU紧接着从DB上取回数据
第3章 8086微型计算机系统
3、8086的存储器的地址
内存包含有很多存储单元(每个内存单元包含 8bit)，为区分不同的内存单元，对计算机中 的每个内存单元进行编号，内存单元的编号 就称为内存单元的地址。
内存单 元地址
. . .
Bit 7 6 5 4 3 2 1 0 01011000
内存单 元内容
段基地址（16位）
第3章 8086微型计算机系统
段地址说明逻辑段在主存中的起始位置 8086规定段地址必须是模16地址：xxxx0H 省略低4位0000B，段地址就可以用16位数据 表示，就能用16位段寄存器表达段地址 偏移地址(也称有效地址EA)说明主存单元 距离段起始位置的偏移量 每段不超过64KB，偏移地址也可用16位数据 表示
8086cpu
8086cpu1、 8086CPU和8088CPU内部结构基本相同，不同之处在于8088有8条外部数据总线，因此为准16位。
8086有16条外部数据总线。
两个CPU的软件完全兼容，程序的编制也完全相同。
2、 8086CPU从功能上分为两⼤部分：⼀是执⾏部件（EU）,⼆是总线接⼝部件(BIU)。
执⾏部件是由以下虽部分组成：（1）四个通⽤寄存器：AX BX CX DX（2）四个专⽤寄存器：基数指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，⽬的变址寄存器DI（3）标志寄存器FR=flag（4）算术逻辑部件ALU功能是负责执⾏所有的指令，向总线接⼝部件提供指令执⾏的结果数据和地址，并对通⽤寄存器和标志寄存器进⾏管理。
总线接⼝部件由以下部件组成：（1）四个段寄存器：代码段寄存器，数据段寄存器，附加段寄存器，堆栈段寄存器。
（2）指令指针寄存器（3）地址加法器（4）指令队列功能:执⾏外部总线周期，负责存储器与外部端⼝I|O传送数据。
也就是负责CPU与存储器和外设之间的信息交换。
3、共有14个寄存器，分成3个部分：（！）通⽤寄存器8个：AX, BX , CX, DX , SP , BP ,SI ,DI.AX , BX ,CX , DX为数据寄存器，⽤来保存运算中的中间结果和有效地址。
4个寄存器既可以做16位寄存器，也可以做8位寄存器 AL, AH, BL, BH, CL, CH, DL, DH.。
在程序设计中，⼀般把AX⽤作累加器。
BX ⽤作基址寄存器，CX⽤作计数器，DX⽤作数据寄存器。
SP：堆栈指针寄存器；装栈顶指针偏移量。
BP：基址指针寄存器：装栈段中⼀个数据区的基址偏移量。
SI：源变址寄存器；装源操作数地址的偏移量。
DI：⽬的变址寄存器;装⽬的操作数地址偏移量。
（2）段寄存器4个CS；代码段寄存器；装代码段的起始地址；DS；数据段寄存器；装数据段的起始地址；SS; 堆栈段寄存器；装堆栈段的起始地址；ES: 附加段寄存器；装附加段的起始地址。
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
3现代微机结构-8086及80286
理 器
器 存储器 存储器 I/O
AD15~AD0 双向
DT/R DEN
数据 锁存 器
第二节 Intel 80286
与8086的显著区别:
1. 地址线和数据线不再分时复用, 简化了硬件设计;
2. 增加了地址线的宽度, 物理地址空间增加到16M 3. 增加了新的指令, 以增强其控制能力。 4. 引入存储管理中的虚存管理机制。通过“虚地址”
结论：
采用地址流水线后, 由于地址信号的提前建立, 与非地址的流水线相比, 可以尽量减少插入Tw 等待周期。因而加快了访存速度。 (但并没有提高存储器的速度)。
四、80286的工作模式
(一) 实地址模式
系统开机复位时,自动进入实地址模式, A23~A20自 动置为0, 以 A19~A0寻址1M的存储空间。
实地址模式下的寻址过程:
段基地址
段基地址 0000
+ 20位物理地址 内存单元
偏移量
为实施“虚地址保护”所希望的寻址过
程:
应用设计 者给出的 虚地址
• 实施保护 • 实现虚地址到
物理地址
内存单元
实地址的转换
“虚地址保护” 实施的中间平台
“ 中 间 平 台 ” 的 核 心 部描述子 (Descriptor) 分描:述子的作用:
(物理地址)
左移4位
偏移量 基地址
…
15
0 15
0ห้องสมุดไป่ตู้
段寄存器
偏移量
19
0
一 个
16位基地址 0000
段
+
20位的物理地址
外部地址总线
三、8086的中断系统
(一) 中断源
1、外部中断
2.第二章 8086系统结构
总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙
第2章 80888086系统硬件结构
OF DF IF TF SF ZF
AF
PF
CF
条件码标志：
OF SF ZF CF AF PF
控制标志：
方向标志
系统标志位:
IF 中断标志 TF 陷阱标志
溢出标志 DF 符号标志 零标志 进位标志 辅助进位标志 奇偶标志
第2章 8088/8086系统硬件结构
程 序 状 态 字 （ ） PSW
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
1、存储器地址的分段
•每个段的最大长度可达
64KB，段内地址是连续的、 线性增长的，允许单个逻辑 段在整个1MB存储空间内浮 动。
•可以有相连的段(如：C和D
段)、不相连的段(如：A和B 段)以及相互重叠的段(如：B 和C段)
第2章 8088/8086系统硬件结构
第2章 8088/8086系统硬件结构
2、段寄存器(CS、 DS、 SS、 ES、 FS、GS)
存放段地址,确定一个段的的起始地址. 用途各不相同：
代码段(CS)：存放当前正在运行的程序 数据段(DS)：存放当前运行程序所用的数据 ，或串处理指令
中的源操作数
堆栈段(SS)：定义堆栈（后进先出）的所在区域 附加段(ES)：附加的数据区，或串处理指令中的目的操作数
－)
79000H
2450H
即SP值为2450H.
第2章 8088/8086系统硬件结构
2.1.2 8088CPU的两大功能结构
8088CPU的两大功能结构为总线接口单元 BIU(BusInterfaceUnit)和指令执行单元 EU(ExecutionUnit),如图2.4所示。 U单元负责指令的执行，由算术逻辑单元ALU、标 志寄存器F、通用寄存器及EU控制器等组成，主要进 行16位的各种运算及有效地址的计算。EU不与计算机 系统总线(外部总线)相关，而从BIU中的指令队列取得
8086CPU结构
零标志ZF (Zero Flag) ---反映运算结果是否为零， 若是，则该位置“1”，否则置“0”。 符号标志SF (Sign Flag) ---反映运算结果最高位的 状态，并与运算结果最高位状态相同。表明了本次运 算的结果是正还是负。 溢出标志OF (Overflow Flag) --- 反映带符号数进行 算术运算后是否有溢出，有则为“1”，无则为“0”。
3
指令和程序
机器指令 操作码 + 操作数
若干条指令构成程序
MOV B8H AX, 1234H 34H 12H
4
指令解释方式
CPU解释一条指令的步骤为如下两个阶段： 取指：从内存中取出指令，明确指令规定的功能； 执行：分析指令要求实现的功能，读取所需要的操作 数，执行指令规定的操作，并保存执行结果。
执行部件EU
功能：执行指令并暂时存储运算结果 结构: (1)16位算术逻辑单元ALU； (2)16位标志寄存器F； (3)数据暂存寄存器（与编程无关，不对用户开放） (4)通用寄存器组： AX、BX、CX、DX---数据寄存器 SP、BP---指针寄存器 SI、DI---变址寄存器 (5)EU控制电路：内部电路，不对用户开放
时 间
顺序解释
取指1
执行1
取指2
执行2
取指3
执行3
取指4
执行4
取指5
执行5
执行1
执行2
执行3
执行4
执行5
重叠解释
取指1 取指2 取指3 取指4 取指5
指令和程序的解释过程
5
8086微处理器的内部结构
地址总线 AH BH 通用 寄存 器 CH DH SP BP SI DI ALU数据总线 （16位） 暂存寄存器 总线控制 8086 逻辑 总线 ALU EU 控制系统 标志寄存器 执行部件（EU） 图2-2 8086 CPU内部结构 总线接口部件（BIU） 6 队列 总线 (8位) 指令队列缓冲器 1 2 3 4 5 6 段寄 存器 AL BL CL DL AX BX CX DX CS DS ES SS IP 内部通信 寄存器 指令指 针 地址 形成器 （20位） 数据 总线 (16位)
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。
其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
© 2015 HFUT
10
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
2. 指令执行部件EU（Execution Unit）
EU完成指令译码和指令执行的工作。
EU由下列各部分组成： 1) 算术逻辑运算单元ALU 2) 标志寄存器PSW 3) 寄存器组 4个通用16位寄存器：AX、BX、CX、DX。 4个专用16位寄存器：SI、DI、SP、BP。 4) EU控制器
© 2015 HFUT 3
电气与自动化工程学院自动化系
8086系统结构
4. 可以与8087协处理器及8089输入/输出处理器构成多机系 统，以提高数据的处理及输入/输出能力。 5. 受制于引脚数的限制，微处理器部分引脚设计采用功能 复用技术和分时复用技术。
© 2015 HFUT
4
电气与自动化工程学院自动化系
© 2015 HFUT 14
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
二、寄存器结构
寄存器的存取速度比存储器快得多，可用于存放运算过程 中所需要的操作数地址、操作数及中间结果。
8086 CPU内部包含有4组16位寄存器：
1. 通用寄存器组；
2. 指针和变址寄存器； 3. 段寄存器； 4. 指令指针及标志寄存器。
© 2015 HFUT 19
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
3. 段寄存器
15 CS DS SS ES 段寄存器 0 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
8086CPU内部设臵4个16位段寄存器：CS、DS、SS和ES， 由它们给出相应逻辑段的首地址，称为“段基址”。段基址与 段内偏移地址在 BIU 的 20 位物理地址加法器中组合成 20 位物理 地址，实现1M字节存储器空间的寻址。段内偏移地址可以存放 在寄存器中，也可以存放在存储器中。
© 2015 HFUT 8
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
EU从指令队列中取走指令并指令译码，若需要对存储器或 I/O端口进行读/写操数，则通过内部总线向BIU送出逻辑地址， BIU通过地址加法器将逻辑地址和相应的段基址组成 20位物理地 址，在当前取指令总线周期完成后，启动读/写总线周期访问存 储器或I/O端口完成操作数的读/写操作。
电气与自动化工程学院自动化系
第二章
8086系统结构
© 2015 HFUT
1
电气与自动化工程学院自动化系
8086系统结构
© 2015 HFUT
2
电气与自动化工程学院自动化系
8086系统结构
8086 CPU是Intel公司生产的16位CPU， 8086 CPU的特点 如下： 1. 单电源、 40 引脚、双列直插式封装，时钟频率有 3 种： 8086型微处理器为5MHz，8086-1型微处理器为10MHz，8086-2 型微处理器为8MHz。 2. 有 20 根地址线，直接寻址的存储器空间为 220Byte ，即 1MB。 3. 具有一组强有力的指令系统，有多种寻址方式，可对多 种数据类型进行处理。
© 2015 HFUT
11
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
EU从BIU的指令队列输出端取得指令，进行指令译码，若 执行指令需要访问存储器或I/O端口，则EU将操作数的16位偏移 地址通过内部总线送给 BIU，与相应的段基址一起，在BIU的地 址加法器中形成20位的物理地址，访问存储器或I/O端口，读取 操作数送给 EU， EU 控制器根据指令要求向 EU内部各部件发出 控制命令，完成执行指令的功能。 ALU完成算术及逻辑运算，运算的操作数可从存储器取得， 也可从寄存器组取得， 16位暂存器暂存参加运算的操作数。运 算的结果由内部总线送到 EU的寄存器组或送到 BIU的内部寄存 器，由BIU写入存储器或I/O端口。运算后结果的特征改变PSW 的状态，供测试、判断及转移指令使用。
PF （Parity Flag）—— 奇偶校验标志位。PF的状态反映了 当前操作结果低八位中为“1”的个数情况。若本次运算结果的低 八位中“ 1 ”的个数是偶数， PF ＝ 1 ，若是奇数， PF ＝ 0 （偶校 验）。
AF（Auxiliary Carry Flag）—— 辅助进位标志位。AF的状 态反映了当前运算结果的低 4 位向高 4 位是否有进位或借位操作， 又称为 “ 半进位 ”标志。若本次运算结果的低 4 位向高 4 位有进位 或借位时，AF＝1，否则，AF＝0。
© 2015 HFUT 17
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
2. 指针和变址寄存器
15 SP BP SI DI 指针和变址寄存器 0 堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器
本组寄存器存放的是某一逻辑段（ 64KB ）内的 16 位地址偏 移量，用于形成操作数地址，主要在堆栈操作和变址运算中使用。 BP 和 SP 寄存器称为指针寄存器，与 SS 联用，为访问现行堆 栈段提供段内地址偏移量。 SI和DI寄存器称为变址寄存器，通常与DS一起使用，为访问 现行数据段提供段内地址偏移量。在串指令中，SI和DS联用，DI 和ES联用。
队列 总线
指令队列 1 2 3 4 5 6
标志寄存器
指令执行单元（EU） 8086 CPU 内部结构图
总线接口单元（BIU）
© 2015 HFUT
5
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
一、内部结构
1. 总线接口部件BIU（Bus Interface Unit）
BIU是8086 CPU与外部（存储器和I/O端口）的接口，提供 了16位双向数据总线和 20位地址总线，完成所有外部总线操作。 BIU具有地址形成、取指令、指令排队、读/写操作数和总 线控制的功能。
8 TF
7 SF
6 ZF
4 AF
2 PF
0 CF
PSW 寄存器
© 2015 HFUT
22
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
CF （Carry Flag）—— 进位标志位。CF的状态反映了当前 运算结果的最高位是否有进位或借位操作。若本次运算中结果 的最高位有进位或借位时，CF＝1，否则，CF＝0。
8086 CPU执行程序不能直接访问IP寄存器，但可以通过跳 转指令、中断指令等修改IP的内容。
© 2015 HFUT 21
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
标志寄存器PSW：
PSW用于存放运算结果的特征，常用作后续的条件转移指 令的转移控制条件。
15
Hale Waihona Puke 11 OF10 DF
9 IF
© 2015 HFUT 23
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
ZF（ Zero Flag）—— 全零标志位。 ZF的状态反映了当前 运算的结果是否为零。若本次运算结果为零时，ZF＝1，否则， ZF＝0。 SF（Sign Flag）—— 符号标志位。SF的状态反映了带符号 数（以二进制补码表示）运算结果是正数还是负数的情况。若 本次运算结果为负数（最高位为l）时，SF＝l，否则，SF＝0。 SF的值总是与运算结果的最高位（字节操作时为 D7，字操作时 为D15）的值相同。
§2.1 8086 CPU结构
首先由CS中的16位段基地址，在最低位后面补4个0，加上 IP中16位偏移地址，在地址加法器内形成 20位物理地址，20位 物理地址送往地址总线，并通过总线控制逻辑发出存储器读信 号，按给定的地址从存储器中取出指令，送到指令队列中等待 执行。 BIU的指令队列允许预存 6个字节的指令代码。一般情况下， 指令队列中填满指令，EU可从指令队列中取出指令执行。当指 令队列已满，且 EU未向 BIU申请读 /写存储器或 I/O端口操作数， 则BIU不执行任何总线周期，处于空闲状态。当指令队列有2个 或2个以上的字节空闲时，BIU自动将其后的指令取到指令队列 中预存。
© 2015 HFUT 18
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
3. 段寄存器
15 CS DS SS ES 段寄存器 0 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
8086CPU内部设臵4个16位段寄存器：CS、DS、SS和ES， 由它们给出相应逻辑段的首地址，称为“段基址”。段基址与 段内偏移地址在 BIU 的 20 位物理地址加法器中组合成 20 位物理 地址，实现1M字节存储器空间的寻址。段内偏移地址可以存放 在寄存器中，也可以存放在存储器中。
© 2015 HFUT 12
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
EU控制器负责从指令队列中取指令、指令译码及控制命令 以完成指令要求的功能。
© 2015 HFUT
13
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
一般情况下，指令顺序执行， EU从 BIU 的指令队列中取指 令，而不是直接访问存储器取指令，所以取指令与执行指令的 操作可以并行进行。但当 CPU 执行转移指令、调用指令和返回 指令时，由于程序运行产生了跳转，故将指令队列中的原有内 容作废，而 EU需等待 BIU将转移到的程序段开始的新的指令代 码读入指令队列后，才能继续从指令队列的输出端取得指令， 进行执行指令的操作，此时 EU和 BIU之间的并行操作会受到影 响，但这种情况相对较少发生。因此， EU与 BIU之间既相互独 立又相互配合的非同步工作方式提高了CPU的工作效率。
© 2015 HFUT
6
电气与自动化工程学院自动化系
§2.1 8086 CPU结构
BIU由下列各部分组成：