计算机组成原理-存储系统
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
需要Z=U/NxW/M个这样的存储器芯片，每 W/M个为一组，共有U/N组；CPU每次访问， 同时选中一组中的W/M个芯片中的同一个单元；
1K*4bits扩展成4K*32bits的存储器
00
A10
译 01
A11
码 10 器 11
… … … …
CPU
A0
CE
A1 1K*4
A9
WE
WR
D0~D31
CE 1K*4
T3，T4是负载管； T1，T2构成基本RS 触发器，存储信息。
写工作过程： 存储的0写为1
0
1. A=1、B=0时，T2导通T1截止使得触发 器处于稳定状态；A=0、B=1时，T1导 通T2截止使得触发器处于稳定状态。
2. .结构特点：T3，T4是负载管；T1，T2 构成基本RS触发器；T5，T6，T7，T8 是控制管/开门管。
数据信号
AB K 位（给出地址）
CPU
DB n 位（传送数据） 主
READ
存
WRITE
READY
返回
• 位扩展法 用NxM位（N个存储单元，每个存储单元有M
个存储元）的存储器芯片 构成NxW位的存储 器，需要L=W/M个这样的存储器芯片；CPU每 次访问同时选中这L个芯片上的同一个存储单 元；连接实例
WE
CE 1K*4
WE
CE 1K*4
WE
一、静态存储器（SRAM）
5. SRAM存储器的读写操作及时序
➢ 读操作
➢写操作
• 读的过程：
• 写的过程：
（1）CPU送地址信号 （1）CPU送地址信号及
及读控制信号；
写控制信号；
（2）SRAM地址译码 （2）SRAM地址译码；
及送出数据；
（3）数据上总线；
（3）数据上总线；
• 读周期：
• 写周期：
tRC tA
地址
CS
DOUT
tCO
tCX
片选读信出号数读有据周效的期到时：数间连据续输2出次有读效操的作时的间间隔时间
片选信号有效到数据输出的延迟
DOUT
WE
地址
CS
tWC tW
WE
DOUT
DIN
1状.先态3输4号据.送控，出.经变始地制数为过为终址信据高2写t无要W.5数结，号输阻信的.输效保撤据束写经入态号持入， 持销信 整过为，开续的结 有写息 个号短高输始写地束 效控再 写无暂阻入有时址数 且制保 周效的态有效间稳据 不信持 期，译。效。后定写 变号有t默码，W，后入 化后C效认延执。C，， ；，一为时S行片、t地定数后W写选W期址的据，操信E间信时输数信作号数号间出据；、、，1
• 输出驱动电路：接于存储单元和数据线之间，
起到信号放大和缓冲的作用，由三态缓冲器构成。
思考：数据 总线什么 时候 呈现 三态
2114结构：一个1Kx4位的SRAM芯片
3. SRAM存储器芯片实例 • 2114：一个1Kx4位的SRAM芯片 2114的组成及信号说明
4. 存储器与CPU连接 • 基本连接信号：地址信号、控制信号、
特点：每个芯片层叠设置，共接相同的地址线， 各个芯片的数据线分别接到数据总线上。
位扩展
• 字扩展法 用NxM位的存储器芯片构成UxM位的存储器，
需要H=U/N个这样的存储器芯片；CPU每次访 问只选中H个芯片中的一个芯片；连接实例
字扩展
• 字位同时扩展法 用NxM位的存储器芯片构成UxW位的存储器，
二、存储器的分级结构
为同时兼顾计算机系统对存储器容量大、速度 快、成本低的要求，采用多级存储器体系结构， 即：
运算器
磁盘 磁带 光盘
CPU中的 寄存器
CACHE 主存
I/O接口
DBUS
三、主存储器的技术指标：
•主存的作用是存储原始数据和处理结果； •存储容量、存储速度、存储器带宽； •相关概念：存储元；存储单元；字长；地址； 字地址；字节地址
存储容量：一个存储器中可以容纳的存储单元总数
存取时间：从启动一次存储器操作到完成该操作所经
历的时间；
存储周期：连续启动两次读操作所需间隔的最小时间
存储器带宽：单位时间里存储器所存取的信息量；
3.2 随机读写存储器(RAM)
—— 随机读写存储器的基本结构及功能原理、存储器的组成 部件及功能、常用RAM芯片举例、存储器读写操作及时序
第三章 存储系统
3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 Cache存储器 3.6 虚拟存储器
本章内容介绍
本章主要介绍计算机系统的存储体 系的基本概念、基本组成及各种存储器 的功能特性原理、与CPU的连接。
RAM ROM Cache
返回
3.2 随机读写存储器(RAM)
一、静态随机访问存储器（SRAM）
1. SRAM的基本存储元 • 结构：6管SRAM存储元 • 存储原理：利用基本RS触发器存储0或 1的信息 • 读、写过程
功能原理的动态演示
返回
1 X地址 译码线
1
0
1
1
0
1 Y地址译码线
A=1、B=0时，T2导通 T1截止使得触发器处于 稳定状态； A=0、B=1时，T1导通 T2截止使得触发器处于 稳定状态。
MOS半导体存储器：速度快，体积小，价格低廉； 断电后不能保存信息
一、静态存储器（SRAM）
二、动态存储器（DRAM）
返回
3.2 随机读写存储器(RAM)
一、静态存储器（SRAM）
1. 基本存储元 2. SRAM的组成 3. SRAM芯片实例 4. SRAM芯片与CPU的连接 5. SRAM的读、写操作
3.1 存储器概述
一.存储器的分类： 1.按存储介质分：半导体存储器、磁盘
存储器和磁带存储器
2.按存取方式分：随机存储器、顺序存 储器
3.按存储器读写功能分：ROM、RAM 4.按信息的可保存性分：非永久性存储
器和永久性存储器。
5.按在计算机系统中的作用分：主存、 辅存、高速缓冲存储器和控制存储器
增强带负载能力； • I/O电路：处于数据总线和被选用的单元之间， 用以控制被选中的单元读出或写入，并具有放大 信息的作用；
返回
• 片选与读/写控制电路：为满足存储器容 量和字长的要求，
通常要用多个存储器芯片组成完整的存 储器，片选信号用于选择CPU要访问的存储 器芯片；读/写控制电路依据CPU的指令产 生芯片的读写控制信号；
3. 读工作过程：X、Y地址译码线有效（为 1即高电平），则控制管T5~T8打开，A、 B点的电位状态被读到I/O线上
4. 写工作过程：存储的0写为1，或存储的 1写为0。
2. SRAM存储器组成及各部分的功能
• 存储体：存储单元的集合； • 地址译码：将CPU提供的地址码转换为存储单元 的选择信号；两种译码方式：单译码、双译码 （字线、位线）； • 驱动器：接于字线译码端，放大译码输出信号，
1K*4bits扩展成4K*32bits的存储器
00
A10
译 01
A11
码 10 器 11
… … … …
CPU
A0
CE
A1 1K*4
A9
WE
WR
D0~D31
CE 1K*4
T3，T4是负载管； T1，T2构成基本RS 触发器，存储信息。
写工作过程： 存储的0写为1
0
1. A=1、B=0时，T2导通T1截止使得触发 器处于稳定状态；A=0、B=1时，T1导 通T2截止使得触发器处于稳定状态。
2. .结构特点：T3，T4是负载管；T1，T2 构成基本RS触发器；T5，T6，T7，T8 是控制管/开门管。
数据信号
AB K 位（给出地址）
CPU
DB n 位（传送数据） 主
READ
存
WRITE
READY
返回
• 位扩展法 用NxM位（N个存储单元，每个存储单元有M
个存储元）的存储器芯片 构成NxW位的存储 器，需要L=W/M个这样的存储器芯片；CPU每 次访问同时选中这L个芯片上的同一个存储单 元；连接实例
WE
CE 1K*4
WE
CE 1K*4
WE
一、静态存储器（SRAM）
5. SRAM存储器的读写操作及时序
➢ 读操作
➢写操作
• 读的过程：
• 写的过程：
（1）CPU送地址信号 （1）CPU送地址信号及
及读控制信号；
写控制信号；
（2）SRAM地址译码 （2）SRAM地址译码；
及送出数据；
（3）数据上总线；
（3）数据上总线；
• 读周期：
• 写周期：
tRC tA
地址
CS
DOUT
tCO
tCX
片选读信出号数读有据周效的期到时：数间连据续输2出次有读效操的作时的间间隔时间
片选信号有效到数据输出的延迟
DOUT
WE
地址
CS
tWC tW
WE
DOUT
DIN
1状.先态3输4号据.送控，出.经变始地制数为过为终址信据高2写t无要W.5数结，号输阻信的.输效保撤据束写经入态号持入， 持销信 整过为，开续的结 有写息 个号短高输始写地束 效控再 写无暂阻入有时址数 且制保 周效的态有效间稳据 不信持 期，译。效。后定写 变号有t默码，W，后入 化后C效认延执。C，， ；，一为时S行片、t地定数后W写选W期址的据，操信E间信时输数信作号数号间出据；、、，1
• 输出驱动电路：接于存储单元和数据线之间，
起到信号放大和缓冲的作用，由三态缓冲器构成。
思考：数据 总线什么 时候 呈现 三态
2114结构：一个1Kx4位的SRAM芯片
3. SRAM存储器芯片实例 • 2114：一个1Kx4位的SRAM芯片 2114的组成及信号说明
4. 存储器与CPU连接 • 基本连接信号：地址信号、控制信号、
特点：每个芯片层叠设置，共接相同的地址线， 各个芯片的数据线分别接到数据总线上。
位扩展
• 字扩展法 用NxM位的存储器芯片构成UxM位的存储器，
需要H=U/N个这样的存储器芯片；CPU每次访 问只选中H个芯片中的一个芯片；连接实例
字扩展
• 字位同时扩展法 用NxM位的存储器芯片构成UxW位的存储器，
二、存储器的分级结构
为同时兼顾计算机系统对存储器容量大、速度 快、成本低的要求，采用多级存储器体系结构， 即：
运算器
磁盘 磁带 光盘
CPU中的 寄存器
CACHE 主存
I/O接口
DBUS
三、主存储器的技术指标：
•主存的作用是存储原始数据和处理结果； •存储容量、存储速度、存储器带宽； •相关概念：存储元；存储单元；字长；地址； 字地址；字节地址
存储容量：一个存储器中可以容纳的存储单元总数
存取时间：从启动一次存储器操作到完成该操作所经
历的时间；
存储周期：连续启动两次读操作所需间隔的最小时间
存储器带宽：单位时间里存储器所存取的信息量；
3.2 随机读写存储器(RAM)
—— 随机读写存储器的基本结构及功能原理、存储器的组成 部件及功能、常用RAM芯片举例、存储器读写操作及时序
第三章 存储系统
3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 Cache存储器 3.6 虚拟存储器
本章内容介绍
本章主要介绍计算机系统的存储体 系的基本概念、基本组成及各种存储器 的功能特性原理、与CPU的连接。
RAM ROM Cache
返回
3.2 随机读写存储器(RAM)
一、静态随机访问存储器（SRAM）
1. SRAM的基本存储元 • 结构：6管SRAM存储元 • 存储原理：利用基本RS触发器存储0或 1的信息 • 读、写过程
功能原理的动态演示
返回
1 X地址 译码线
1
0
1
1
0
1 Y地址译码线
A=1、B=0时，T2导通 T1截止使得触发器处于 稳定状态； A=0、B=1时，T1导通 T2截止使得触发器处于 稳定状态。
MOS半导体存储器：速度快，体积小，价格低廉； 断电后不能保存信息
一、静态存储器（SRAM）
二、动态存储器（DRAM）
返回
3.2 随机读写存储器(RAM)
一、静态存储器（SRAM）
1. 基本存储元 2. SRAM的组成 3. SRAM芯片实例 4. SRAM芯片与CPU的连接 5. SRAM的读、写操作
3.1 存储器概述
一.存储器的分类： 1.按存储介质分：半导体存储器、磁盘
存储器和磁带存储器
2.按存取方式分：随机存储器、顺序存 储器
3.按存储器读写功能分：ROM、RAM 4.按信息的可保存性分：非永久性存储
器和永久性存储器。
5.按在计算机系统中的作用分：主存、 辅存、高速缓冲存储器和控制存储器
增强带负载能力； • I/O电路：处于数据总线和被选用的单元之间， 用以控制被选中的单元读出或写入，并具有放大 信息的作用；
返回
• 片选与读/写控制电路：为满足存储器容 量和字长的要求，
通常要用多个存储器芯片组成完整的存 储器，片选信号用于选择CPU要访问的存储 器芯片；读/写控制电路依据CPU的指令产 生芯片的读写控制信号；
3. 读工作过程：X、Y地址译码线有效（为 1即高电平），则控制管T5~T8打开，A、 B点的电位状态被读到I/O线上
4. 写工作过程：存储的0写为1，或存储的 1写为0。
2. SRAM存储器组成及各部分的功能
• 存储体：存储单元的集合； • 地址译码：将CPU提供的地址码转换为存储单元 的选择信号；两种译码方式：单译码、双译码 （字线、位线）； • 驱动器：接于字线译码端，放大译码输出信号，