FPGA设计工具及硬件简介

FPGA设计工具及硬件简介
1 QUARTUS II概述
在本次设计中采用了QUARTUS II作为了开发平台，QUARTUS II属于综合性较强的PLD开发软件，软件支持多种输入形式，包括原理图、AHDL、VHDL 等多种设计输入形式。

该软件内部装有仿真器以及综合器，这就便于系统可以有效进行设计输入，合理安排硬件配置，完成较为完整的PLD设计流程。

此开发软件在使用平台上不受限制，可以在XP、Unix和Linux上进行使用，为软件用户提供图形界面，完成整个设计流程，在用户体验上，运行速度快、功能较为集中，操作性能强。

第一，首先要将所要求的设计项目进行划分，将项目区分为多个板块，建立新的目标，并将各个模块进行单独存放，然后对模板进行独立的编译工作，在编译工作结束后，通过验证有效后，将单独的子模块的VHDL的文本文件按照要求存储到总工程的文件夹中去，接着建立图元，最后将各个图元相互连接，来建立新的设计目标。

第二，各个子模块在划分之后，独立的子模块在被编写代码之后，验证通过得出的VHDL软件就会被添加到总设计的顶层文件之中，就像第一步所展示的那样，图元的连接完成了新项目的设计。

这部分就是将管脚连好。

考虑到原理图的设计时，默认连接节点处名字相同的节点，不区分大小写，图形编辑时，在窗口显示的粗线表示整个设计中的主线，在这里比需要注意的是，总线的名称必须加上英文标志，也就是含有节点的编号，在原理图的设计时，要注意文件的扩展名，这要注意到工程名和在顶层的实体名称保持一致，以便与之后的编译工作。

第三，进行功能仿真，这时要注意仿真文件的扩展名，这也就是常说的前仿真，而后仿真则是指时序仿真，整个仿真过程中需要忽略由于延时导致的数据误差，也是较为理想的仿真程序，后者考虑到了延时的仿真，仿真结果趋近于实际的仿真结果。

总体上来说，要保证仿真过程中，要考虑到逻辑思维的准确性，保证仿真符合总体设计要求，默认程序上要选择时序仿真，便于在设置好各个环节的功能，由此来形成仿真网络表。

2 FPGA简介
FPGA也就是现场可编程门阵列的意思，它通常由可配置逻辑模块，输入输出模块，内部连线等组成。

FPGA与通用的其他单片机来比，其最大的区别就是它是并行运行的，所以其速度是远飞其他的处理器可以比的，而与专用ASIC电
路来比，其无论是研发周期还是费用都具有极大的优势，所以其应用范围越来越广。

通常对于FPGA来说，其设计方法有自顶向下或者从底层到上层两种设计思路。

对于前者先将系统划分为各个功能子模块，在系统级层次上进行行为描述，再对这些子模块进一步进行行为描述。

FPGA的性能随着科学技术的不断发展而不断提升，FPGA在现实应用中的应用也逐渐提升，大多数字电路会将信息下载到FPGA上，以此来将硬件实现软件化，在数字模块的接口以及电源和模拟电路安装FPGA。

FPGA也就是在芯片里面设计电子系统内部的数字电路。

在对FPGA进行设计时，一般会按照一定的原则来进行设计以此来提高效率和降低出现错误的概率。

通常有硬件原则，系统原则，面积和速度平衡原则，同步设计原则等等。

对于硬件原则，顾名思义，在进行FPGA的程序编写时一定要区分传统的C,C++等软件编写思路，因为其本质是硬件的，其实现是靠硬件的链接。

而对于系统原则则是将要注重总体程序的规划。

而面积与速度原则，则是要求的速度越快，那使用的资源面积就会越大，由于其特有的硬件性，是可以指定任何一个进程的延时等时间限制的。

而同步设计原则，则是数字电子技术中常说的防止毛刺的产生，同时也可以避免时钟使用的混乱。

3 VHDL简介
VHDL的英文全称是非常高的速度、集成、电路、硬件、描述、语言，并诞生于1982年。

在1987年底，VHDL被IEEE和美国国防部认定为标准硬件描述语言。

VHDL主要用于描述数字系统的结构、行为、功能和接口。

除了许多具有硬件特性的语句之外，VHDL的语言形式、描述风格和语法与一般的计算机高级语言非常相似。

VHDL的程序结构被设计为将工程设计或设计实体（组件、电路模块或系统）划分为外部（或视觉和端口）和内部（或不可见的部分），既涉及实体的内部功能，又包含TH的完成。

E算法。

在定义了设计实体的外部接口后，一旦内部开发完成，另一个设计可以直接调用实体。

将设计实体划分为内部和外部部分的概念是VHDL系统设计的基础。

VHDL具有强大的语言结构，可以使用复杂清晰的源代码来描述复杂的逻辑控制。

它具有多层次的设计描述功能，可以直接细化生成电路级描述。

VHDL支持同步电路、异步电路和随机电路设计，与其他硬件描述语言是不可比拟的。

VHDL还支持多种支持底层设计和支持自顶向下设计的设计方法，支持模块化设计和层次化设计。

VHDL语言具有多级电路设计描述功能，既能描述系统级电路，又能描述门级电路。

该描述不仅可以使用行为描述、寄存器传输描述或结构描述，还可以使用三的混合描述模式。

同时，VHDL语言还支持惯性延迟和传输延迟，从而可以
准确地建立硬件电路模型。

VHDL强大的语言描述能力也体现在其丰富的数据类型上。

VHDL语言支持标准定义数据类型和用户定义数据类型，这将给硬件描述提供更大的自由。

VHDL语言具有强大的能力，从一个模拟器移植到另一个，从一个积分器到另一个，或者从一个平台到另一个平台，到另一个平台。

当硬件电路在VHDL中描述时，设计者不需要首先考虑设备的设计。

这样做的优点是设计者可以在不考虑其他问题的情况下集中精力于电路设计的优化。

当硬件电路的设计说明完成时，允许使用VHDL语言。