第三章 组合逻辑电路的概念与原理及实际应用

3.2.2 二-十进制编码器 下面介绍74LS147二-十进制(8421)优先编码器。74LS147编码器 有9个输入端( I 1～ I 9 )，有4个输出端( Y3Y2 Y1Y0 )。 其引脚排列及逻辑符号图如图3.7所示。
第三章：组合逻辑电路
图3.7 74LS147优先编码器
第三章：组合逻辑电路
第三章：组合逻辑电路
2. 数据选择器的应用 由74LS151数据选择器的逻辑函数表达式可知，当使能端 有效时，将地址输入、数据输入代替逻辑函数中的变量 来实现一个三变量的逻辑函数。
第三章：组合逻辑电路
【例3-4】试用74LS151八选一的数据选择器实现逻辑函数 Y= ABC+ A B 。 解：将逻辑函数变换成最小项表达式为 Y= ABC + A B = ABC + A BC + A B C = m0 +m1 + m6 因为八选一数据选择器的输出逻辑函数表达式为 Y= A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3 + A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 +A2 A1 A0 D7 = m0 D0+m1 D1+ m2 D2 + m3 D3 + m4 D4 + m5 D5+m6 D6 + m7 D7 A2、 A1和A0 用A、B、C来代替，则有： 因此，如果将上式中的 D2 D3 D4 D5 D7 0 ，如图3.14所示，可画出该逻辑 D0 D1 D6 1， 函数的逻辑图。
第三章：组合逻辑电路
由表3.6可知，当3个使能输入端 ，且 时，74LS138译码器才 工作；否则译码器不工作。74LS138译码器正常工作时，输出端 与输入端的逻辑函数关系为
Y0 A2 A1 A0 Y4 A2 A1 A0
Y1 A2 A1 A0
Y5 A2 A1 A0
Y2 A2 A1 A0
74LS147优先编码器的功能表如表3.4所示。
第三章：组合逻辑电路
I 1 级别最低。编码器的输 由表3.4可知，输入 I 9级别最高， Y 3 为最高位， Y 0为最低位。用一 出端Y3Y2 Y1Y0以反码的形式输出， 组4位二进制代码来表示1位十进制数，这是一个二-十进制编 码器电路。输入信号为低电平有效，若信号输入无效，即9个 输入信号全部为“1”，表示输入的十进制数为“0”，则输出 Y3 Y2 Y1Y0 1111(0的反码)。若输入信号有效，则根据输入信号的 优先级别，输出级别最高的信号的编码。
第三章：组合逻辑电路
3.2
编码器
编码是指以二进制码来表示给定的数字、字符或信息。 实现编码功能的数字逻辑电路称为编码器。 3.2.1 二进制编码器 下面以74LS148集成电路编码器为例进行介绍。
第三章：组合逻辑电路
74LS148是8线—3线 优先编码器。图3.6所示 是74LS148的引脚排列及 逻辑符号，其中I ～ I 为 输入信号端，S 是使能输 Y ～Y 是3个输出端， 入端， Y 和Y 是用于扩展功能的 输出端。
第三章：组合逻辑电路
【例3-2】某职业技术学校进行职业技能测评，有3名评判 员。一名主评判员A，两名副评判员B和C。测评通过按照少 数服从多数的原则，若主评判员判为合格也通过，设计出 该逻辑电路。 解：(1)设A、B和C取值为“1”时表示评判员判合格；为 “0”则表示判不合格。输出Y为“1”时表示学生测评通过； 为“0”则表示测评不通过。根据题意列真值表如表3.2所 示。
Y3 A2 A1 A0
Y7 A2 A1 A0
Y6 A2 A1 A0
第三章：组合逻辑电路
3.3.2
二-十进制译码器
将4位二进制代码“翻译”成对应的输出信号的电路，称 为二-十进制译码器。以二-十进制译码器74LS42为例，图3.10 所示为74LS42的引脚排列和逻辑符号。该译码器有A0 ～A3 4个 输入端，Y0 ～ Y9 共10个输出端，简称4线—10线译码器。
第三章：组合逻辑电路
(a) 引脚排列
(b) 逻辑符号
图3.10 74LS42二-十进制译码器
第三章：组合逻辑电路
74LS42译码器的功能表如表3.7所示。
第三章：组合逻辑电路
Y0 的输出为 Y0 A3 A2 A 由表3.7可知， 。在输入 1A 0 A3 A2 A1 A0=0000时，此时它对应的十进制数为0，从而输 出 Y0 0 。其余输出请学生自行推导。
0
7
0
2
S
EX
图3.6 74LS148优先编码器
第三章：组合逻辑电路
74LS148编码器的功能如表3.3所示。
第三章：组合逻辑电路
从表3.3可知，输入和输出均为低电平有效。当使能输入端 S =1时，编码器禁止编码；只有S =0时允许编码。 I 0优先级最低，即只要I 7 =0，此时其他输 输入中I 7优先级为最高， 入端即使为0，输出只对I 7 编码，对应的输出为 Y2 Y1Y0 000 。
第三章：组合逻辑电路
第三章：组合逻辑电路
5. 测试结论 (1) 按照测试的内容撰写实训报告。 (2) 写出自己在测试过程中的疑难点，并说明自己是如何处理 的。
第三章：组合逻辑电路
3.3
译
码
器
译码是编码的逆过程，是把每一组输入的二进制代码“翻 译”成为一个特定的输出信号的过程。实现译码功能的数字电 路称为译码器。译码器分为变量译码器和显示译码器。
第三章：组合逻辑电路
图3.12 4线—16线的译码器电路
第三章：组合逻辑电路
2) 测试步骤
(1) 按照测试的电路图连接测试电路。 (2) 仔细检查连接电路，确认无误后接通电源。 (3) 通过改变输入状态观察 输出端 的状态。 (4) 根据测试结果填写4线—16线译码器的功能表，如表3.8所示。
第三章：组合逻辑电路
第三章：组合逻辑电路
3.3.3 译码器的应用 由74LS138译码器的逻辑函数关系表达式可知，它的每 个输出端都表示一个最小项，而任何函数都可以写成最小项 表达式的形式，利用这个特点，可以用74LS138译码器来实 现逻辑函数。
第三章：组合逻辑电路
【例3-3】用74LS138译码器实现逻辑函数 Y ABC ABC ABC 解：由于
第三章：组合逻辑电路
图3.8 16线—4线的优先编码器电路
第三章：组合逻辑电路
2) 测试步骤 (1) 按照测试的电路图连接测试电路。 (2) 仔细检查连接电路，确认无误后接通电源。 观察输出端 (3) 通过改变输入状态 的状态 (4) 根据测试结果填写16线—4线的优先编码器的功能表，如表 3.5所示。
第三章：组合逻辑电路
5. 测试结论 (1) 按照测试的内容撰写实训报告。 (2) 写出自己在测试过程中的疑难点，并说明自己是如何处理的。
第三章：组合逻辑电路
3.4
数据选择器
数据选择器是指按要求从多个输入中选择一个作为输出 的逻辑电路，它也称为多路开关。根据输入端的个数不同， 可以分为四选一、八选一数据选择器等。
Y Y2 Y3 A B A B AB AB Biblioteka A B第三章：组合逻辑电路
(3) 列真值表，如表3.1所示。
(4) 说明电路的功能。由真值表可知，该电路完成了“异 或”运算功能。
第三章：组合逻辑电路
3.1.2
组合逻辑电路的设计
组合逻辑电路设计的步骤如下： (1) 根据给定的逻辑功能要求，列出真值表。 (2) 根据真值表写出输出逻辑函数表达式。 (3) 化简逻辑函数表达式。 (4) 根据表达式画出逻辑图。
第三章：组合逻辑电路
3.2.3
课题与实训1：二进制优先编码器功能扩展测试
1. 实训任务 用两片74LS148扩展成一个16线—4线的优先编码器。 2. 实训要求 (1) 熟悉74LS148各引脚功能。 (2) 按照测试要求完成测试内容。
第三章：组合逻辑电路
3. 实训设备及元器件 (1) 数字电子技术学习机。 (2) 数字万用表。 (3) 74LS148(2个)。 (4) 74LS00 (1个)。 4. 测试内容 1) 测试电路 测试电路如图3.8所示。
【例3-1】分析图3.2所示组合逻辑电路的功能。 解：(1) 根据逻辑电路图写出逻辑表达式为
Y1 AB
Y2 A Y1 A AB A B
Y3 Y1 B AB B A B
Y Y2 Y3
图3.2 组合逻辑电路
第三章：组合逻辑电路
(2) 化简逻辑函数表达式
第三章：组合逻辑电路
第三章：组合逻辑电路
3.1 组合逻辑电路的分析与设计
组合逻辑电路的特点是： ①输出与输入之间没有反馈； ②电路不具有记忆功能； ③电路在结构上是由基本门电路组成。 组合逻辑电路框图如图3.1所示。
第三章：组合逻辑电路
从图3.1可知，它有n个输入 端，m个输出端。对于输出端的状 态，仅决定于此刻n个输入端的状 态。输出与输入之间的关系可用m 个逻辑函数式来进行描述，即 Z1=f 1(x1，x2，„，xn) Z2=f 2(x1，x2，„，xn) Zm=f m(x1，x2，„，xn)
第三章：组合逻辑电路
图3.13 74LS151数据选择器
第三章：组合逻辑电路
集成74LS151数据选择器的功能表如表3.9所示。
第三章：组合逻辑电路
第三章：组合逻辑电路
由表3.9可知，当使能端 E =0时，74LS151数据选择器处 于工作状态；否则74LS151被禁止，即此刻无论地址输入端 输入任何数据，输出W=0，说明数据选择器处于不工作状态。 当74LS151数据选择器正常工作时，输出端与输入端的逻辑 函数关系为 W=A2 A1 A0 D0 + A2 A1 A0 D1 + A2 A1 A0 D2 + A2 A1 A0 D3+ A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7
图3.11 74LS138译码器实现 逻辑函数的逻辑电路
第三章：组合逻辑电路
3.3.4 课题与实训2：二进制译码器功能扩展测试
1. 实训任务 用两片74LS138扩展成一个4线－16线译码器。 2. 实训要求 (1) 熟悉74LS138各引脚功能。 (2) 按照测试要求完成测试内容。 3. 实训设备及元器件 (1) 数字电子技术学习机。 (2) 数字万用表。 (3) 74LS138(两个)。 4. 测试内容 1) 测试电路 测试电路如图3.12所示。
第三章：组合逻辑电路
3.3.1 二进制译码器 以3线—8线的集成译码器74LS138为例，介绍二进制译码器。 74LS138的引脚排列和逻辑符号如图3.9所示。
第三章：组合逻辑电路
A2、A1、A0为译码器的3个输入端，
电平有效)。
为译码器的输出端(低
第三章：组合逻辑电路
74LS138译码器的功能表如表3.6所示。
第三章：组合逻辑电路
3.4.1
集成数据选择器
1. 集成数据选择器74LS151 集成74LS151是一个八选一的数据选择器，集成74LS151 的引脚排列和逻辑符号如图3.13所示。它有3个地址端 A2 A1 A0 有D0～ D7 8个数据输入端可供A2 A1 A0选择，具有两个互补的输 出端W和 W 。
Y ABC ABC ABC ABC ABC ABC
用逻辑函数中的变量A、B、C来代替 74LS138译码器中的输入 A2、A1、A0，则 有 Y Y2 Y7 Y4 。 将74LS138译码器中相对应的输出端，连接 到一个 “与非”门上，那么 “与非”门的 输出就是逻辑函数 Y ABC ABC ABC 。逻辑电路如图3.11所 示。
Y S 为使能输出端。在 S =0允许工作时，如果 I 0～ I 7端有信号输入， Y s =1；若 I 0 ～ I 7 端无信号输入时， Y s =0。
Y EX为扩展输出端，当 S =0时，只要有编码信号， Y EX就是低电平。
利用 S 、Y s 和Y 3个特殊功能端可以将编码器进行扩展。
EX
第三章：组合逻辑电路
图3.1 组合逻辑电路框图
第三章：组合逻辑电路
3.1.1
组合逻辑电路的分析
组合逻辑电路分析的步骤如下： (1) 根据已知的逻辑电路图，利用逐级递推的方法，得出 逻辑函数表达式。 (2) 化简逻辑函数表达式(利用公式法或卡诺图法)。 (3) 列出真值表。 (4) 说明电路的逻辑功能。
第三章：组合逻辑电路
第三章：组合逻辑电路
第三章：组合逻辑电路
(2) 根据真值表写出逻辑函数表达式。 (3) 化简逻辑函数。利用卡诺图法化简，如图3.3所示。
(4) 根据逻辑函数表达式画出逻辑图，如图3.4所示。
第三章：组合逻辑电路
注意：若本题要求用 “与非”门来设计逻辑电路图，则需要 将表达式转换为
然后画出逻辑图，如图3.5所示。