精品文档-扩频通信技术及应用(第二版)(暴宇)-第7章
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. （1） 直接序列扩频， 工作于突发/连续模式。 （2） 收发全数字化， 支持BPSK/QPSK两种调制方式。 （3） 使用数字匹配滤波器， 实现一个符号码元的快 速捕获。 （4） 两个独立的PN码(长度、 码序列均可编程)分别 用于捕获和数据扩频， 其长度可编程控制(最大长度为64 chip)。
第7章 扩频系统的方案设计(一)
2. 1） 差分编码器完成对双路并行数据的差分编码。 在DPSK情 况下， 其编码规则为
outn=inn outn－1
式中， out、 in分别表示输出和输入； n表示时刻。 在 DQPSK情况下， 编码规则如表7-1所示。
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一) 经差分编码的输出信号与来自PN码产生器的伪码序列进行 模2加， 完成扩频。 PN码产生器提供两组最长可达64 chip 的伪码序列， 分别用于捕获和数据的扩频。 PN码的长度可 在1～64 bit之间编程。 一般地， 为提高系统捕获概率， 宜用长序列来捕获， 而为了提高数据传输速率， 宜用短序列 来进行数据扩频。
第7章 扩频系统的方案设计(一) (5) 系统工作最高时钟可达45.056 MHz， 当使用45 MHz 时， PN码位元的收发速率可达11.264 Mc/s； (6) 允许处理长达65 533个符号的帧长； (7) 使用其内部的电源管理功能可以大大节省功耗； (8) 可工作于连续和突发两种模式； (9) 允许双频(频分双工)和单频(时分双工)操作。
第7章 扩频系统的方案设计(一) 图7-6 本扩频系统基本部分组成框图
第7章 扩频系统的方案设计(一) 各部分功能如下： （1) 传感器探测单元： 探测对应区域的目标， 一旦 探测到目标， 将产生一个触发信号， 以触发微控制器， 使其进入发射中断程序，ຫໍສະໝຸດ 开始发射对应的探测单元的编码信 号。
第7章 扩频系统的方案设计(一) （2) 微控制器： 控制基带处理芯片， 如初始化芯片， 何时发射， 何时接收以及完成数据的转发和控制信息的解释 等。 （3) 基带处理：完成对数字信号的适当处理， 如差分 编码、 PN码序列发生器、 下变频、 匹配滤波器、功率检测、 同步跟踪处理、 差分解码等。
第7章 扩频系统的方案设计(一) （5） 伪码速率最高为11.264 Mbc/s。 数据速率在 BPSK和QPSK模式下分别为11.264 Mb/s和22.528 Mb/s。 （6） 可全/半双工工作。 （7） 低功耗， 工作在突发模式时， 不工作的功能模 块可处于休眠(Sleep)状态， 减小了功耗。 （8） 码元计数器允许处理长达65 533个符号的帧长。
第7章 扩频系统的方案设计(一) 匹配滤波器将计算 I/Q通道的信号本地PN序列之间的相 关值， 计算表达式如下：
式中， out(I， Q)为 I 或Q通道信号的相关输出值， Datan(I，Q)为I或Q通道的数据值， PNn(I，Q)为PN序列的值。 相关器的输出结果将送到功率检测器， 确定其是否超过一个 门限， 该门限值可设定。
也可以与计算机连接。
第7章 扩频系统的方案设计(一) 2. 鉴于以上考虑， 可选用Zilog公司的单片直扩收发芯片 Z87200作为扩频收发部分的关键器件。 Z87200采用45.056 MHz的时钟频率， 输出中频频率、 PN码速率可选。
第7章 扩频系统的方案设计(一) 其特点如下： (1) 在单个IC上实现完全的直接序列扩频收发功能； (2) 具有的可编程功能支持许多不同的操作； (3) 采用数字匹配滤波器可实现一个码元内的快速捕获; (4) 提供两个独立的PN码序列， 每个可长达64位， 分 别用于同步和数据的扩频；
第7章 扩频系统的方案设计(一) 各部分具体功能介绍如下： （1） 发送和接收时钟的产生。 （2） 输入输出处理器。 （3） 发送PN码的产生。 （4） BPSK/QPSK调制。 （5） 下变频。
第7章 扩频系统的方案设计(一) 下变频的输出表达式为
Iout=Iin cosωt－Qin sinωt Qout=Iin sinωt+Qin cosωt 其中， ω=2πfNCO， fNCO为中频频率。
第7章 扩频系统的方案设计(一)
（7） 功率检测。 功率检测器检测每一个基带采样周期 内，I、Q通道的相关器输出幅度的矢量和A，其表达式如下：
功率检测的结果代表每一个码元周期内信号的功率。 理 想情况下， 如果接收端PN码序列发生器的值与发送端相同， 那么在每一个PN码元周期内都应该有一个比较高的峰峰值。 与此同时， 匹配滤波器 I、Q通道的输出， 从理论上讲， 就是I、 Q通道解扩的信号。
第7章 扩频系统的方案设计(一) 或
式中， Rb为系统要传送的数据速率， 以Mb/s为单位。 应当 指出， 由于捕获的PN码的长度不受上述限制， 为了提高捕获 概率， 宜取较长的PN码。 为了方便与外设等其他设备的同步， 一般取用于数据扩频PN码长的整数倍。
第7章 扩频系统的方案设计(一) 当数据率Rb和伪码长度确定后， 伪码的切普速率也就确 定了。 Stel-2000A规定， 基带采样速率是切普速率的两倍，
这是两个基带信号。
第7章 扩频系统的方案设计(一)
该基带信号再经积分猝灭处理， 把若干个样点累加合并 (一个chip内保证有两个样点输出， 这样可以允许基带采样 速率和伪码速率异步工作而不影响后级相关峰检测)， 得到的 输出信号形式不变， 但幅值发生了变化：
这里的Iout和Qout为19 bit的数字信号， 通过Barrel窗， 得 到 3 bit的近似值。
第7章 扩频系统的方案设计(一) 3. 1) 射频模块的主要功能有： 射频功率放大、 接收器放大、 升频变频、 降频变频、 滤波、 AGC等。 接口信号为：
输入(出)： 扩频后的中频信号； 输出(入)： 2.4 GHz的射频信号。
第7章 扩频系统的方案设计(一) 2) 天线可选用定制的扩频专用天线。 （1） 功率放大电路。 GaAs MMICP35-4750包含有二级接收放大器和二级发射放 大器， 开关控制电压为0～5 V， 不需要任何外加偏置元件， 其接收增益为21 dB， 其发射增益为22 dB， 其工作频率范 围为2.2～2.6 GHz。
第7章 扩频系统的方案设计(一) 2） 设经正交数字化处理的两路信号分别为
式中， Ar为接收信号幅度； ji(t)为瞬时相位， 在不同调 制上取值不同。 实际上， 上述两信号均为经A/D变换后的数 字信号。 下面介绍数字下变频器和数字匹配滤波器。
第7章 扩频系统的方案设计(一) (1) 数字下变频器完成由数字中频信号到数字基带信号 的变频， 其内部逻辑组成如图7-2所示。 四个乘法器的 cosωt、 sinωt信号由内部NCO提供， 并通过内部反馈 控制， 使其锁定在输入信号频率上。 乘法器相乘的结果为
第7章 扩频系统的方案设计(一) 图7-4 数字匹配滤波器波形分析
第7章 扩频系统的方案设计(一) 3. 采用Stel-2000A 采用Stel-2000A的直扩系统一般有两种方案可供选择。 根据系统传输速率的不同，可分别采用单路A/D和双路A/D方 案， 如图7-5所示。
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一) 3) M198提供了将CMOS控制电平0～＋5 V转换为GaAs电路控 制信号0～5 V所需的所有功能。 它为RF模块提供了所有的控 制信号， 输入为0～＋5 V的CMOS电平。
第7章 扩频系统的方案设计(一)
4） 该系统主要由传感器探测单元、 微控制器和基带处理三 部分组成， 如图7-6所示。
第7章 扩频系统的方案设计(一) QPSK调制器由两个乘法器构成， 它将 I、 Q支路已编码 的数据分别与来自数控振荡器(NCO)的两路正交载波相乘， 然后将乘得的结果相加。 调制器的输出是数字化的已调信号， 载波由NCO的编程控制寄存器设定。 当工作于BPSK方式时， I 路和Q路具有相同的数据， 调制器输出 信号的矢量只位于复平面的第一、 三象限。
第7章 扩频系统的方案设计(一) （2） 微波收发单片电路。 选取P354710-1为收发电路主芯片。 该芯片可以用在ISM 的2.4～2.5 GHz， 片内集成有放大、 T/R开关、 振荡器和 混频器， 它完成ISM频段收发机的所有前端功能。 该芯片可 工作在三种模式： 静候模式、 发射模式和接收模式。 所有 的控制信号幅度都为0～5 V。
第7章 扩频系统的方案设计(一) （6） 匹配滤波器。 由于系统工作在突发模式， 在每次接收数据前系统都认 为首先接收到的信息是同步码，因而匹配滤波器将把同步PN序 列用于解扩。 而一旦同步， 处于跟踪时， 匹配滤波器将自 动从同步模式切换到接收模式， 从而将PN序列发生器中的序 列用于数据解扩。
基带采样速率=2Rb · N 由于Stel-2000A中规定积分猝灭滤波器至少需要两个样 点相加(在一个切普时间内)，因而一般中频采样速率选为切普 速率的偶数倍(至少为4倍)。
第7章 扩频系统的方案设计(一) 过高的中频采样速率无多大必要， 反而会使A/D变换器 的成本提高。 芯片内部NCO的频率fNCO与中频采样时钟频率有 以下关系：
第7章 扩频系统的方案设计(一) 图7-2 数字下变频器示意图
第7章 扩频系统的方案设计(一) (2) 数字匹配滤波器由两组64位延迟移位寄存器、 乘 法器阵列、 算术加法器和一组系数寄存器组成， 如图7-3所 示。 系数寄存器存放PN码， 其序列和长度都可编程。用于 捕获和数据解扩的PN码的切换由芯片内部自动完成。
式中， fsIFCLK为中频采样时钟频率， 应满足fsIFCLK>2fNCO; FCW为内部可编程寄存器的值， 在0～232之间可变。
第7章 扩频系统的方案设计(一)
7.1.2 用Z87200 1. （1） 频率范围： 2.4～2.4835 GHz （2） 扩频方式： （3） 载波调制方式： BPSK （4） 信道带宽： 10 MHz （5） 处理增益： ≥10 dB （6） 数据速率： 1.024 Mb/s （7） 数据接口： 可提供232接口， 可与探测单元连接，
第7章 扩频系统的方案设计(一) 图7-3 数字匹配滤波器原理图
第7章 扩频系统的方案设计(一)
送入匹配滤波器的信号是2样点/chip的3 bit基带信号， 如图7-4所示， 其中虚线称为前样点， 实线称为后样点。 波形(a)为基带采样脉冲， 周期为T/2； 波形(b)为基带信号， 周期为T。 送入匹配滤波器的Iin和Qin的两路3 bit基带 信号， 经前端延迟相加后， 送入移位寄存器组。
第7章 扩频系统的方案设计(一) 第7章 扩频系统的方案设计(一)
7.1 用ASIC(Stel-2000和Z87200)构成数传收发机 7.2 用SX043芯片实现高处理增益的扩频系统 7.3 电力线载波通信用收发信机电路设计
第7章 扩频系统的方案设计(一) 7.1 用ASIC(Stel 2000和Z87200)构成数传收发机 7.1.1 直扩专用芯片Stel 2000A
图7-5 采用Stel-2000A (a) 单路A/D； (b) 双路A/D
图中英文缩写为：
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一)
不论何种方案， 都必须根据芯片的极限参数和系统的数 据传输速率来决定PN码的长度、中频采样速率、 中频频率和 基带采样速率等参数。 Stel-2000A的最大切普速率为11.264 Mc/s， 最高中频采样频率为45.056 MHz， 这是芯片本身决 定的。 设PN码的码长为N， 则一般选择PN码的最大长度为
Stel 2000A是一个功能很强的可编程扩频处理芯片， 它由发射单元和接收单元两部分组成， 其内部逻辑如图7-1 所示。 片内设置有86 B的寄存器， 可以对芯片功能进行编 程， 因此使用这种芯片非常灵活。
第7章 扩频系统的方案设计(一) 图7-1 Stel 2000A内部逻辑图
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一)
2. 1） 差分编码器完成对双路并行数据的差分编码。 在DPSK情 况下， 其编码规则为
outn=inn outn－1
式中， out、 in分别表示输出和输入； n表示时刻。 在 DQPSK情况下， 编码规则如表7-1所示。
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一) 经差分编码的输出信号与来自PN码产生器的伪码序列进行 模2加， 完成扩频。 PN码产生器提供两组最长可达64 chip 的伪码序列， 分别用于捕获和数据的扩频。 PN码的长度可 在1～64 bit之间编程。 一般地， 为提高系统捕获概率， 宜用长序列来捕获， 而为了提高数据传输速率， 宜用短序列 来进行数据扩频。
第7章 扩频系统的方案设计(一) (5) 系统工作最高时钟可达45.056 MHz， 当使用45 MHz 时， PN码位元的收发速率可达11.264 Mc/s； (6) 允许处理长达65 533个符号的帧长； (7) 使用其内部的电源管理功能可以大大节省功耗； (8) 可工作于连续和突发两种模式； (9) 允许双频(频分双工)和单频(时分双工)操作。
第7章 扩频系统的方案设计(一) 图7-6 本扩频系统基本部分组成框图
第7章 扩频系统的方案设计(一) 各部分功能如下： （1) 传感器探测单元： 探测对应区域的目标， 一旦 探测到目标， 将产生一个触发信号， 以触发微控制器， 使其进入发射中断程序，ຫໍສະໝຸດ 开始发射对应的探测单元的编码信 号。
第7章 扩频系统的方案设计(一) （2) 微控制器： 控制基带处理芯片， 如初始化芯片， 何时发射， 何时接收以及完成数据的转发和控制信息的解释 等。 （3) 基带处理：完成对数字信号的适当处理， 如差分 编码、 PN码序列发生器、 下变频、 匹配滤波器、功率检测、 同步跟踪处理、 差分解码等。
第7章 扩频系统的方案设计(一) （5） 伪码速率最高为11.264 Mbc/s。 数据速率在 BPSK和QPSK模式下分别为11.264 Mb/s和22.528 Mb/s。 （6） 可全/半双工工作。 （7） 低功耗， 工作在突发模式时， 不工作的功能模 块可处于休眠(Sleep)状态， 减小了功耗。 （8） 码元计数器允许处理长达65 533个符号的帧长。
第7章 扩频系统的方案设计(一) 匹配滤波器将计算 I/Q通道的信号本地PN序列之间的相 关值， 计算表达式如下：
式中， out(I， Q)为 I 或Q通道信号的相关输出值， Datan(I，Q)为I或Q通道的数据值， PNn(I，Q)为PN序列的值。 相关器的输出结果将送到功率检测器， 确定其是否超过一个 门限， 该门限值可设定。
也可以与计算机连接。
第7章 扩频系统的方案设计(一) 2. 鉴于以上考虑， 可选用Zilog公司的单片直扩收发芯片 Z87200作为扩频收发部分的关键器件。 Z87200采用45.056 MHz的时钟频率， 输出中频频率、 PN码速率可选。
第7章 扩频系统的方案设计(一) 其特点如下： (1) 在单个IC上实现完全的直接序列扩频收发功能； (2) 具有的可编程功能支持许多不同的操作； (3) 采用数字匹配滤波器可实现一个码元内的快速捕获; (4) 提供两个独立的PN码序列， 每个可长达64位， 分 别用于同步和数据的扩频；
第7章 扩频系统的方案设计(一) 各部分具体功能介绍如下： （1） 发送和接收时钟的产生。 （2） 输入输出处理器。 （3） 发送PN码的产生。 （4） BPSK/QPSK调制。 （5） 下变频。
第7章 扩频系统的方案设计(一) 下变频的输出表达式为
Iout=Iin cosωt－Qin sinωt Qout=Iin sinωt+Qin cosωt 其中， ω=2πfNCO， fNCO为中频频率。
第7章 扩频系统的方案设计(一)
（7） 功率检测。 功率检测器检测每一个基带采样周期 内，I、Q通道的相关器输出幅度的矢量和A，其表达式如下：
功率检测的结果代表每一个码元周期内信号的功率。 理 想情况下， 如果接收端PN码序列发生器的值与发送端相同， 那么在每一个PN码元周期内都应该有一个比较高的峰峰值。 与此同时， 匹配滤波器 I、Q通道的输出， 从理论上讲， 就是I、 Q通道解扩的信号。
第7章 扩频系统的方案设计(一) 或
式中， Rb为系统要传送的数据速率， 以Mb/s为单位。 应当 指出， 由于捕获的PN码的长度不受上述限制， 为了提高捕获 概率， 宜取较长的PN码。 为了方便与外设等其他设备的同步， 一般取用于数据扩频PN码长的整数倍。
第7章 扩频系统的方案设计(一) 当数据率Rb和伪码长度确定后， 伪码的切普速率也就确 定了。 Stel-2000A规定， 基带采样速率是切普速率的两倍，
这是两个基带信号。
第7章 扩频系统的方案设计(一)
该基带信号再经积分猝灭处理， 把若干个样点累加合并 (一个chip内保证有两个样点输出， 这样可以允许基带采样 速率和伪码速率异步工作而不影响后级相关峰检测)， 得到的 输出信号形式不变， 但幅值发生了变化：
这里的Iout和Qout为19 bit的数字信号， 通过Barrel窗， 得 到 3 bit的近似值。
第7章 扩频系统的方案设计(一) 3. 1) 射频模块的主要功能有： 射频功率放大、 接收器放大、 升频变频、 降频变频、 滤波、 AGC等。 接口信号为：
输入(出)： 扩频后的中频信号； 输出(入)： 2.4 GHz的射频信号。
第7章 扩频系统的方案设计(一) 2) 天线可选用定制的扩频专用天线。 （1） 功率放大电路。 GaAs MMICP35-4750包含有二级接收放大器和二级发射放 大器， 开关控制电压为0～5 V， 不需要任何外加偏置元件， 其接收增益为21 dB， 其发射增益为22 dB， 其工作频率范 围为2.2～2.6 GHz。
第7章 扩频系统的方案设计(一) 2） 设经正交数字化处理的两路信号分别为
式中， Ar为接收信号幅度； ji(t)为瞬时相位， 在不同调 制上取值不同。 实际上， 上述两信号均为经A/D变换后的数 字信号。 下面介绍数字下变频器和数字匹配滤波器。
第7章 扩频系统的方案设计(一) (1) 数字下变频器完成由数字中频信号到数字基带信号 的变频， 其内部逻辑组成如图7-2所示。 四个乘法器的 cosωt、 sinωt信号由内部NCO提供， 并通过内部反馈 控制， 使其锁定在输入信号频率上。 乘法器相乘的结果为
第7章 扩频系统的方案设计(一) 图7-4 数字匹配滤波器波形分析
第7章 扩频系统的方案设计(一) 3. 采用Stel-2000A 采用Stel-2000A的直扩系统一般有两种方案可供选择。 根据系统传输速率的不同，可分别采用单路A/D和双路A/D方 案， 如图7-5所示。
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一) 3) M198提供了将CMOS控制电平0～＋5 V转换为GaAs电路控 制信号0～5 V所需的所有功能。 它为RF模块提供了所有的控 制信号， 输入为0～＋5 V的CMOS电平。
第7章 扩频系统的方案设计(一)
4） 该系统主要由传感器探测单元、 微控制器和基带处理三 部分组成， 如图7-6所示。
第7章 扩频系统的方案设计(一) QPSK调制器由两个乘法器构成， 它将 I、 Q支路已编码 的数据分别与来自数控振荡器(NCO)的两路正交载波相乘， 然后将乘得的结果相加。 调制器的输出是数字化的已调信号， 载波由NCO的编程控制寄存器设定。 当工作于BPSK方式时， I 路和Q路具有相同的数据， 调制器输出 信号的矢量只位于复平面的第一、 三象限。
第7章 扩频系统的方案设计(一) （2） 微波收发单片电路。 选取P354710-1为收发电路主芯片。 该芯片可以用在ISM 的2.4～2.5 GHz， 片内集成有放大、 T/R开关、 振荡器和 混频器， 它完成ISM频段收发机的所有前端功能。 该芯片可 工作在三种模式： 静候模式、 发射模式和接收模式。 所有 的控制信号幅度都为0～5 V。
第7章 扩频系统的方案设计(一) （6） 匹配滤波器。 由于系统工作在突发模式， 在每次接收数据前系统都认 为首先接收到的信息是同步码，因而匹配滤波器将把同步PN序 列用于解扩。 而一旦同步， 处于跟踪时， 匹配滤波器将自 动从同步模式切换到接收模式， 从而将PN序列发生器中的序 列用于数据解扩。
基带采样速率=2Rb · N 由于Stel-2000A中规定积分猝灭滤波器至少需要两个样 点相加(在一个切普时间内)，因而一般中频采样速率选为切普 速率的偶数倍(至少为4倍)。
第7章 扩频系统的方案设计(一) 过高的中频采样速率无多大必要， 反而会使A/D变换器 的成本提高。 芯片内部NCO的频率fNCO与中频采样时钟频率有 以下关系：
第7章 扩频系统的方案设计(一) 图7-2 数字下变频器示意图
第7章 扩频系统的方案设计(一) (2) 数字匹配滤波器由两组64位延迟移位寄存器、 乘 法器阵列、 算术加法器和一组系数寄存器组成， 如图7-3所 示。 系数寄存器存放PN码， 其序列和长度都可编程。用于 捕获和数据解扩的PN码的切换由芯片内部自动完成。
式中， fsIFCLK为中频采样时钟频率， 应满足fsIFCLK>2fNCO; FCW为内部可编程寄存器的值， 在0～232之间可变。
第7章 扩频系统的方案设计(一)
7.1.2 用Z87200 1. （1） 频率范围： 2.4～2.4835 GHz （2） 扩频方式： （3） 载波调制方式： BPSK （4） 信道带宽： 10 MHz （5） 处理增益： ≥10 dB （6） 数据速率： 1.024 Mb/s （7） 数据接口： 可提供232接口， 可与探测单元连接，
第7章 扩频系统的方案设计(一) 图7-3 数字匹配滤波器原理图
第7章 扩频系统的方案设计(一)
送入匹配滤波器的信号是2样点/chip的3 bit基带信号， 如图7-4所示， 其中虚线称为前样点， 实线称为后样点。 波形(a)为基带采样脉冲， 周期为T/2； 波形(b)为基带信号， 周期为T。 送入匹配滤波器的Iin和Qin的两路3 bit基带 信号， 经前端延迟相加后， 送入移位寄存器组。
第7章 扩频系统的方案设计(一) 第7章 扩频系统的方案设计(一)
7.1 用ASIC(Stel-2000和Z87200)构成数传收发机 7.2 用SX043芯片实现高处理增益的扩频系统 7.3 电力线载波通信用收发信机电路设计
第7章 扩频系统的方案设计(一) 7.1 用ASIC(Stel 2000和Z87200)构成数传收发机 7.1.1 直扩专用芯片Stel 2000A
图7-5 采用Stel-2000A (a) 单路A/D； (b) 双路A/D
图中英文缩写为：
第7章 扩频系统的方案设计(一)
第7章 扩频系统的方案设计(一)
不论何种方案， 都必须根据芯片的极限参数和系统的数 据传输速率来决定PN码的长度、中频采样速率、 中频频率和 基带采样速率等参数。 Stel-2000A的最大切普速率为11.264 Mc/s， 最高中频采样频率为45.056 MHz， 这是芯片本身决 定的。 设PN码的码长为N， 则一般选择PN码的最大长度为
Stel 2000A是一个功能很强的可编程扩频处理芯片， 它由发射单元和接收单元两部分组成， 其内部逻辑如图7-1 所示。 片内设置有86 B的寄存器， 可以对芯片功能进行编 程， 因此使用这种芯片非常灵活。
第7章 扩频系统的方案设计(一) 图7-1 Stel 2000A内部逻辑图
第7章 扩频系统的方案设计(一)