83CMOS静态门电路的功耗

合集下载

8CMOS静态逻辑门电路

IB非饱 NMOS或非门
VOL (VOH VTB ) (VOH VTB )2
1
RB
[VTL (VOL )]2
RB
kB kL
1 (1)A管输入为1时： VOL (VOH VTA ) (VOH VTA ) 2 [VTL (VOL )]2
RA
RA
耗尽负载（E/D ）MOS反相器
负载管L采用耗尽型，VGS=0时,一直工作处于导通状态 VIN 0 VGSE= VIN=0v< VTE 驱动管ME截止 V
DD D G S
nM
VOUT VOH VDD 不存在阀值损失
L
in
D G
out
VIN VDD VGSE Vin VDD VTE ME非饱和导通,ML饱和导通
对于与非门:
PMOS K p n K Kn 1 2 1 （n2） K Kp n NMOS K n n
Vo
VOH(min) VOH(min)
VDD
(W / L)L
O ( E F ) A BC
IL饱
(W / L) B
IA非饱 A E
(W / L) A
VOUT 电路可简化为一个二输入的或非电 B C 1
IB非饱
（为什么？）
VDD
(W / L)L
(W / L) E
(W / L) F
F
(W / L)C
IL饱
VOUT 2
1
2
最坏情况下，1,2管只有其中一个管子导通：（1）1管导通时，最坏情况下，E和F管只有一个管子导通： AE 1
8.1.2 NMOS与非门电路

维修电工题库判断题(高级)

1、叠加原理可用来计算线性电路的功率，但不适用于计算非线性电路的功率。

[×] 正确答案：即使对线性电路，功率也不能用叠加原理来计算。

2、如将一个Y 网络转换为△网络，当Y 网络的三电阻值都相等时，则转换后的△网络中的三电阻值也相等，均为Y 网络中电阻的3倍。

[√]3、如将一个△网络转换为Y 网络，当△网络的三电阻值都相等，则转换后的Y 网络中的三电阻值也相等，均为△网络中电阻的3倍。

[×]正确答案：如将一个△网络转换为Y 网络，当△网络的三电阻值都相等，则转换后的Y 网络中的三电阻值也相等，均为△网络中电阻的1/3倍。

4、一段含源支路中，其两端的复电压等于复电动势与复阻抗上压降的代数和。

[√]5、正弦交流电路中，流经任一节点的复电流的代数和恒等于零，即I∑=0。

[√] 6、正弦交流电路中，对于任一回路，0=∑U成立。

[√] 7、交流电路中，基尔霍夫第一定律和第二定律写成瞬时值表达形式、有效值表达形式或复数表达形式均成立。

[×]正确答案：交流电路中，基尔霍夫第一定律和第二定律写成瞬时值表达形式或复数表达形式均成立，但写成有效值表达形式不成立。

8、当RLC 串联电路发生谐振时，电路中的电流有效值将达到其最大值。

[√]9、RLC 串联电路中阻抗角0>ϕ时，电压超前电流，电路呈感性。

[√]10、RLC 并联电路发生并联谐振，则其0=-=C L B B B ,电路表现为感性。

[×[正确答案：RLC 并联电路发生并联谐振，则其0=-=C L B B B , 电路表现为纯电阻性。

11、在用符号法计算线性复杂正弦交流电路时，除叠加原理外，支路电流法、节点电压法、戴维南定理均不可使用。

[[×]正确答案：在用符号法计算线性复杂正弦交流电路时，支路电流法、节点电压法、戴维南定理和叠加原理均可使用。

12、一个二端网络，其电压和电流的最大值的乘积称为视在功率。

[×[]正确答案：一个二端网络，其电压和电流的有效值的乘积称为视在功率。

集成电路技术集成电路技术综合练习试卷(练习题库)(2023版)

集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。

3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。

7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。

9、简述硅栅p阱CMOS的光刻步骤。

10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

31、为什么TT1与非门不能直接并联。

32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

CMOS集成电路的性能及特点

CMOS集成电路的性能及特点1、功耗低CMOS集成电路采用场效应管，而且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。

实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。

单个门电路的功耗典型值仅为20uW，动态功耗（在1MHz工作频率时）也仅为几个mW。

2、工作电压范围宽CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。

国产CC4000系列的集成电路，可在3~18V电压下正常工作。

3、逻辑摆幅大CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS。

当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。

因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。

4、抗干扰能力强CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。

随着电源电压的增加，噪声容限电压的绝对值将成比例增加。

对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。

5、输入阻抗高CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄荷电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。

6、温度稳定性能好由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。

一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。

7、扇出能力强扇出能力是用电路输出端所能带动的输入端数来表示的。

由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。

半导体集成电路复习题及答案

第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。

【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。

【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。

从而说明CMOS动态组合逻辑1、电路的特点。

【答案：】图A是CMOS静态逻辑电路。

图B是CMOS动态逻辑电路。

2电路完成的均是NAND的逻辑功能。

图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。

图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。

2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。

【答案：】该电路可以完成OUT=AB的与逻辑。

与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。

3、分析下列电路的工作原理，画出输出端OUT的波形。

【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。

【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。

当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。

此时电路处于预充电阶段。

当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。

这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。

否则，输出OUT仍保持原状态高电平不变。

《半导体集成电路》考试题目及参考答案(DOC)

《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。

四管和五管与非门对静态和动态有那些方面的改进。

5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。

6. 画出四管和六管单元与非门传输特性曲线。

并说明为什么有源泄放回路改善了传输特性的矩形性。

7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。

第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。

2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。

ttl、cmos集成与非门电路的主要参数和意义

ttl、cmos集成与非门电路的主要参数和意义文章标题：深度解读ttl、cmos集成与非门电路的主要参数和意义一、引言TTL和CMOS集成与非门电路是数字电路中常见的两种逻辑门电路，它们在数字系统设计中扮演着重要的角色。

本文将深入探讨这两种电路的主要参数和意义，帮助读者更好地理解数字电路设计的基础知识。

二、TTL集成与非门电路的主要参数和意义1. 逻辑电平TTL集成与非门电路的逻辑电平指的是输入电压和输出电压的标准数值范围，其中高电平通常定义为2.4V至5V，低电平定义为0V至0.8V。

这个参数的意义在于确保在不同的电路之间可以进行可靠的信号传输和逻辑运算。

2. 传输延迟TTL集成与非门电路的传输延迟指的是从输入信号变化到输出信号变化所经过的时间。

传输延迟的主要影响因素包括晶体管的开关速度和电路中的负载电容等。

理解传输延迟对于设计高速数字系统至关重要，可以帮助设计师合理安排信号的传输路径和减小信号的时延。

3. 功耗TTL集成与非门电路的功耗是指在逻辑运算和信号放大过程中消耗的电能。

功耗的高低直接影响到电路的发热和稳定性。

合理控制功耗可以延长电路的寿命并减少系统的散热设计成本。

4. 抗干扰能力TTL集成与非门电路的抗干扰能力指的是在外部噪声和干扰的情况下，电路能够正确地进行逻辑运算和输出稳定的信号。

提高电路的抗干扰能力对于在工业环境中稳定运行至关重要。

5. 个人观点我认为TTL集成与非门电路在数字系统设计中具有重要的地位，其稳定性和可靠性经过了长期的验证，是非常成熟和可靠的数字逻辑电路。

三、CMOS集成与非门电路的主要参数和意义1. 静态功耗CMOS集成与非门电路的静态功耗指的是在无输入信号的情况下，由于晶体管的导通而导致的功耗。

静态功耗是CMOS电路一个重要的参数，尤其在移动设备和电池供电的场景下，合理控制静态功耗对于延长电池寿命至关重要。

2. 输入电阻CMOS集成与非门电路的输入电阻是指输入端对于外部信号的阻抗大小，它决定了电路的输入信号的驱动能力和对外部环境的适应能力。

cmos逻辑门电路[最新]

CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。

一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。

两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。

当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。

当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。

通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。

②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。

③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。

CMOS反相器的电压传输特性如图11-37所示。

数电第2章作业答案

习题表 2.2 A B 1 1 1 0 0 1 0 0 F 1 0 0 1 习题表 2.3 A B 0 0 0 1 1 0 11 F 1 0 0 1
A 1 1 0 0
习题表 2.4
B 1 0 1 0 F 0 1 1 0
习题表 2.5 A B 0 0 0 1 1 0 1 1 F 0 1 1 0
逻辑 1 表示。根据功能表可写出电路的真值表如习题表 2.5 所示，由真值表写出电路的逻辑表达式为：
36
由上面分析可知，电路实现的是与非的逻辑功能，逻辑表达式为：
F A B C 电路中的二极管 D 起到电平移位的作用。输出的高低电平值：UOH=3.6V UOL=0.3V。输入的高低电平值：UIH=3.6V UIL=0.3V. 5 0.7 输入端的短路电流：IIL= 1.075mA 。 4 习题 2.4 用内阻足够大的万用表测量习题 2.4 图 TTL 与非门电路的一个悬空输入端的电压 UI，在下列情况下，表的读数各为多少？ ⑴ 其余输入端全部悬空时； ⑵ 其余输入端全部接 UCC 时； ⑶ 其余输入端全部接地时； ⑷ 其余输入端全部接 0.3V 时； ⑸ 其余输入端有一个接地时。
习题表 2.1 A B F 亮灭灭亮
F AB AB =A⊙B （2）如开关上扳用逻辑 0 表示，下扳则用逻辑 1 表示；灯亮用逻辑 1 表示，灯灭则用逻辑 0 表示。根据功能表可写出电路的真值表如习题表 2.3 所示，由真值表写出电路的逻辑表达式为：
上扳上扳上扳下扳下扳上扳下扳下扳
F AB AB A B 习题 2.2 已知电路如习题 2.2 图（a）所示。 ⑴ 写出 F1、F2、F3 和 F 与输入之间的逻辑表达式； ⑵ 画出逻辑图； ⑶ 给定各输入波形如习题 2.2 图（b）所示。试画出 F1、F2、F3 和 F 的波形图。

半导体集成电路考试题目及参考答案

第一部分考试试题第 0 章绪论1.什么叫半导体集成电路2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写3.按照器件类型分，半导体集成电路分为哪几类4.按电路功能或信号类型分，半导体集成电路分为哪几类5.什么是特征尺寸它对集成电路工艺有何影响6.名词解释：集成度、 wafer size 、die size 、摩尔定律第 1 章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响。

3.简单叙述一下 pn结隔离的 NPN晶体管的光刻步骤4.简述硅栅 p阱 CMOS的光刻步骤5.以 p阱 CMOS工艺为基础的 BiCMOS的有哪些不足6.以 N阱 CMOS工艺为基础的 BiCMOS的有哪些优缺点并请提出改进方法。

7.请画出 NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出 CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第 2 章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略。

2.什么是集成双极晶体管的无源寄生效应3.什么是 MOS晶体管的有源寄生效应4.什么是 MOS晶体管的闩锁效应，其对晶体管有什么影响5.消除“ Latch-up ”效应的方法6.如何解决 MOS器件的场区寄生 MOSFET效应7.如何解决 MOS器件中的寄生双极晶体管效应第 3 章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些2.集成电路中常用的电容有哪些。

3.为什么基区薄层电阻需要修正。

4.为什么新的工艺中要用铜布线取代铝布线。

5.运用基区扩散电阻，设计一个方块电阻 200 欧，阻值为 1K的电阻，已知耗散功率为 20W/c ㎡ ,该电阻上的压降为 5V,设计此电阻。

第 4 章 TTL 电路1.名词解释电压传输特性开门/ 关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2.分析四管标准 TTL 与非门（稳态时）各管的工作状态3.在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

维修电工高级判断题

9、射极跟随器是电流并联负反馈电路。（）
10、采用负反馈既可提高放大倍数的稳定性，又可增大放大倍数。（）
11、放大电路要稳定静态工作点，则必须加直流负反馈电路。（）
12、交流负反馈不仅稳定取样对象,而且能提高输入电阻.（）
88、单稳态触发器可以用来作定时控制。（）
89、整流二极管、晶闸管、双向晶闸管及可关断晶闸管均属半控型器件。（）
90、用于工频整流的功率二极管也称为整流管。（）
91、当阳极和阴极之间加上正向电压而控制极不加任何信号时，晶闸管处于关断状态。（）
29、当集成运放工作在非线性区时，输出电压不是高电平，就是低电平。（）
30、比较器的输出电压可以是电源电压范围内的任意值。（）
31、电平比较器比滞回比较器抗干扰能力强，而滞回比较器比电平比较器灵敏度高。（）
32、在输入电压从足够低逐渐增大到足够高的过程中，电平比较器和滞回比较器的输出电压均只跃变一次。（）
判断题：
1、具有反馈元件的放大电路即为反馈放大电路。（）
2、正反馈主要用于振荡电路，负反馈主要用于放大电路。（）
3、若反馈信号使净输入信号增大、因而输出信号也增大的，则称这种反馈为正反馈。（）
4、把输出电压短路后，如果反馈不存在了，则此反馈是电压反馈。（）
70、维持-阻塞D触发器是下降沿触发。（）
71、 JK触发器都是下降沿触发的，D触发器都是上升沿触发的。（）
72、 T触发器都是下降沿触发的。（）
73、用D触发器组成的数据寄存器在寄存数据时必须先清零，然后才能输入数据。（）
62、带有控制端的基本译码器可以组成数据分配器。（）

电力监控题库高级电工判断

高级电工知识竞赛题库及答案（判断题）一、判断题01、具有反馈元件的放大电路即为反馈放大电路。

（√）02、正反馈主要用于振荡电路，负反馈主要用于放大电路。

（√）03、若反馈信号使净输入信号增大，因而输出信号也增大，这种反馈称为正反馈。

（√）04、把输出电压短路后，如果反馈不存在了，则此反馈是电压反馈。

（√）05、把输出电压短路后，如果反馈仍存在，则此反馈是电流反馈。

（√）06、在反馈电路中反馈量是交流分量的称为交流反馈。

（√）07、在反馈电路中反馈量是直流分量的称为直流反馈。

（√）08、要求放大电路带负载能力强、输入电阻高，应引入电流串联负反馈。

（√）09、射极跟随器是电流并联负反馈电路。

（√）10、采用负反馈既可提高放大倍数的稳定性，又可增大放大倍数。

（√）11、放大电路要稳定静态工作点，则必须加直流负反馈电路。

（√）12、交流负反馈不仅能稳定取样对象，而且能提高输入电阻。

（×）13、放大电路中上限频率与下限频率之间的频率范围称为放大电路的通频带。

（√）14、为了提高放大器的输入电阻、减小输出电阻，应该采用电流串联负反馈。

（×）16、在深度负反馈下，闭环增益与管子的参数几乎无关，因此可任意选用管子组成放大电路。

（×）17、在深度负反馈条件下，串联负反馈放大电路的输入电压与反馈电压近似相等（√）18、负反馈放大电路产生低频自激振荡的原因是多级放大器的附加相移大。

（×）19、消除低频自激振荡最常用的方法是在电路中接入RC校正电路。

（×）20、为防止集成运算放大器输入电压偏高，通常可采用两输入端间并接一个二极管（×）21、共模抑制比KCMR越大，抑制放大电路的零点飘移的能力越强。

（√）22、在运算电路中，集成运算放大器的反相输入端均为虚地。

（×）23、集成运算放大器工作在线性区时，必须加入负反馈。

（√）24、运算放大器组成的反相比例放大电路，其反相输入端与同相输入端的电位近似相等。

北京工业大学集成电路期末复习资料2

第一章：填空：1.等比例缩小理论包括恒定电场（CE）等比例缩小定律、恒定电压（CV）等比例缩小定律、准恒定电场（QCE）等比例缩小定律。

名词解释：1.摩尔定律：Intel公司创始人之一Moore预测集成电路的集成度大约是每18个月翻一番，称为摩尔定律。

2.CMOS集成电路要把NMOS和PMOS两种器件做在一个芯片里。

3.CMOS集成电路是利用NMOS 和PMOS的互补性来改善电路性能的，因此叫做CMOS集成电路。

在P型衬底上用N阱工艺制作CMOS集成电路。

第二章：填空：集成电路加工的三个基本操作为：1形成某种材料的薄膜，2在各种材料的薄膜上形成需要的图形，3通过掺杂改变材料的电阻率或杂质类型。

名词解释：闩锁效应：在n阱CMOS中PMOS管的源、漏区通过n阱到衬底形成了寄生的纵向PNP晶体管，而NMOS的源、漏区与P型衬底和n阱形成寄生的横向NPN晶体管。

PNP晶体管的集电极和NPN晶体管的基极通过衬底连接，同时NPN晶体管的集电极通过阱和PNP晶体管的基极相连，从而构成交叉耦合形成的正反馈回路，一旦其中有一个晶体管导通，电流将在两支晶体管之间循环放大，使电流不断加大，最终导致电源和地之间形成极大的电流，并使电源和地之间锁定在一个很低的电压，这就是闩锁效应CMOS版图设计规则：为了保证制作的集成电路合格并保证一定的成品率，不仅要严格控制各种工艺参数，而且要有设计正确合理的版图，在设计版图时必须严格遵守的某些限制称为版图设计规则。

浅沟槽隔离工艺：浅沟槽隔离是采用现代刻蚀技术实现很大的纵横比沟槽，然后采用CVD 方法淀积SiO2从而形成用于隔离的沟槽。

所示为MOS晶体管结构图，请写出图中字母A至F所对应部位的中文名称，并以NMOS 为例简述MOS晶体管的工作原理。

（5分）图 11．请画出电路图并解释N 阱CMOS 结构中的闩锁效应。

(6分)由于N 阱CMO S 结构中的横向寄生NPN 晶体管和纵向寄生PNP 晶体管形成正反馈电路结构，在特定的外部条件下，将发生N 阱CMOS 电路电源和地线之间的低电阻状态，即发生闩锁效应。

短路电流功耗

Vdd
V VDD
1 0
1.当输入信号为0时： 2.当输入信号为VDD时： 3.当输入信号从0－>1(发生跳变)时： CL
0
静态功耗
t
输出保持1不变，没有电荷转移输出保持0不变，没有电荷转移输出从“1”转变为“0”, 有电荷转移
动态功耗
2018/10/10
CMOS反相器的功耗
功耗组成：
1. 静态功耗 2. 动态功耗
作业：
名词解释：静态功耗，动态功耗简述CMOS反相器功耗的构成。

2018/10/10
2018/10/10
降低开关活动性举例
减少毛刺和竞争冒险
设计时，使各支路的延时尽可能平衡
2018/10/10
2018/10/10
CMOS静态逻辑门的小结
逻辑门的输入输出电平
MOS反相器的静态特性
逻辑门的噪声容限逻辑门的逻辑阈值
MOS反相器的动态特性
逻辑门的开关特性
逻辑门的功耗
但VT增加，速度减慢
漏极(D)
存在速度和功耗的折中考虑
由少数载流子的扩散引起，类似横向晶体管
I sub I s e
2018/10/10
[ q (VGS VT Voffset ) / nkT ](1 e ( qVDS / kT ) )
－0.1～0.1之间亚阈值振幅系数
降低待机功耗的方法举例： MTCMOS(Multi-Threshold-Voltage CMOS)技术
• 正常工作时采用低阈值电压，以减少CMOS 电路的延迟时间
• 待机时采用高阈值电压，以减少CMOS 电路的泄漏电流
保持速度性能的基础上，大幅度降低功耗

CMOS逻辑门电路的不同输出结构及参数

IOH
高电平扇出数:
IIH
N OH
IOH ( 驱动门) I IH (负载门)
IIH
IOH :驱动门的输出端为高电平电流
IIH :负载门的输入电流为。
(b)带灌电流负载
当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。
L ABCD
AB CD
(2) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允
许的最大值IOL(max）。
电路带电容负载
VDD
RP
A
L1
B
0
Rp的值大，可保证输出电流不能超
C D
CL
过允许的最大值IOL(max）、功耗小。
但负载电容的充电时间常数亦愈大，
开关速度因而愈慢。
当VO=VOL
最不利的情况：只有一个 OD门导通，为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max），RP不能太小。
I OL(max)
VDD - VOL(max) Rp(min)
I IL(total)
6. 扇入与扇出数扇入数：取决于逻辑门的输入端的个数。
几种CMOS系列非门的DP性能比较
系列参数/单位
功耗电容CPD/pF 传输延迟时间 tpd/ns(CL=15pF)
74HC04 (VDD=5V)
21 6
功耗PD mW(10MHz)
9
延时功耗积DP/pJ
54
74AHC04 (VDD=5V)
12 3.8

典型的cmos与非门电路使用的电路

典型的CMOS与非门电路使用的电路CMOS与非门电路的概述CMOS（亦称为互补金属氧化物半导体）与非门电路是数字逻辑电路中常见的两种基本门电路。

CMOS与非门电路由CMOS技术实现，利用p型和n型金属氧化物半导体场效应晶体管（PMOS和NMOS）的组合来实现逻辑运算，并达到低功耗、高速度和抗干扰的效果。

本文将着重介绍典型的CMOS与非门电路的不同用途及其工作原理。

二级标题1：CMOS与非门电路的基本结构CMOS与非门电路是由一组PMOS和一组NMOS晶体管组成的。

PMOS晶体管是由p型半导体材料制成的，带有P型掺杂区域，而NMOS晶体管则是由n型半导体材料制成的，带有N型掺杂区域。

两组晶体管之间的交叉连接称为CMOS与非门电路。

二级标题2：CMOS与非门电路的用途CMOS与非门电路广泛应用于数字逻辑电路以及集成电路中，其用途丰富多样。

三级标题1：逻辑门电路CMOS与非门电路可以实现各种逻辑门电路，如与门、或门、非门、与非门、或非门。

通过合理的组合和连接，可以实现更复杂的逻辑功能，例如多位加法器和计数器等。

三级标题2：存储器 CMOS与非门电路还可以构建存储器单元，例如静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。

这些存储器单元可以用于存储和获取数据，并在计算机系统中起到关键作用。

三级标题3：时钟和振荡器电路CMOS与非门电路还可以被用来构建时钟和振荡器电路。

时钟电路用于同步数字系统中各个部件的操作，而振荡器电路则用于产生特定频率的信号，例如计时器和脉冲发生器。

三级标题4：数据选择和复用CMOS与非门电路还可以实现数据选择和复用功能。

通过控制CMOS与非门电路的输入和输出，可以选择不同的数据源以及将多个输入信号复用到一个输出端口。

二级标题3：CMOS与非门电路的工作原理CMOS与非门电路的工作原理基于PMOS和NMOS晶体管的导通和截止。

当输入信号施加于CMOS与非门电路的端口时，其中的晶体管会根据输入信号的电平进行导通或截止。

TTL CMOS对比大全 OC OD门等

谈谈TTL和CMOS电平1.功耗TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳瓦(10−9)；在输出电位发生跳变时（由低到高或由高到低），TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。

2.速度通常以为TTL门的速度高于CMOS门电路。

影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻数值。

电阻数值越大，工作速度越低。

管子的开关时间越长，门的工作速度越低。

门的速度主要体现在输出波形相对于输入波形上有“传输延时”t pd。

将t pd与空载功耗P的乘积称为“速度-功耗积”，作为器件性能的一个重要指标，其值越小，表明器件的性能越好（一般约为几十皮（10−12）焦耳）。

与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。

CL是主要影响器件工作速度的原因。

由CL所决定的影响CMOS门的传输延时约为几十纳秒。

1.CMOS是场效应管构成，TTL为双极晶体管构成S的逻辑电平范围比较大（5～15V），TTL只能在5V下工作3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差4.CMOS功耗很小，TTL功耗较大（1～5mA/门）5.CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。

附录：TTL——Transistor-Transistor LogicHTTL——High-speed TTLLTTL——Low-power TTLSTTL——Schottky TTLLSTTL——Low-power Schottky TTLASTTL——Advanced Schottky TTLALSTTL——Advanced Low-power Schottky TTLFAST(F)——Fairchild Advanced schottky TTL CMOS——Complementary metal-oxide-semiconductorHC/HCT——High-speed CMOS Logic(HCT与TTL电平兼容)AC/ACT——Advanced CMOS Logic(ACT与TTL电平兼容)（亦称ACL）AHC/AHCT——Advanced High-speed CMOS Logic(AHCT与TTL电平兼容) FCT——FACT扩展系列，与TTL电平兼容FACT——Fairchild Advanced CMOS Technology1，TTL电平：输出高电平>2.4V，输出低电平<0.4V。

2集成门电路习题解答

集成门电路习题解答18自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。

2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。

3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。

4．CMOS门电路的灌电流负载发生在输出低电平情况下。

负载电流越大，则门电路输出电压越高。

5．CMOS门电路的静态功耗很低。

随着输入信号频率的增加，功耗将会增加。

6．OD门在使用时输出端应接上拉电阻和电源。

7．三态门有3种输出状态：0态、1态和高阻态。

8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。

9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。

11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。

12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS 管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。

13．CMOS反相器能作为放大器用吗？答：可以。

在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。

由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。

反相器的输入电压稍有变化，输出就发生很大变化。

14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。

15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）集成门电路习题解答19）（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。