计算机组成原理第7章作业答案
《计算机组成原理》各章练习参考答案
《计算机组成原理》各章练习题参考答案
第一章思考练习题
一.填空
1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储
器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理，是操作系统的功能。
15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU，CPU和主存构成主机。
19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号，该编号称为地址。
计算机组成原理习题 第七章
第七章
一．填空题
1 CPU响应中断时需要保存当前现场，这里现场指的是和的内容，它们被保存到中。
2在中断服务程序中，保护和恢复现场之前需要中断。
3 DMA只负责总线上进行数据传送，在DMA写操作中，数据从传送到。
4总线的裁决方式速度最高。
5某机有四个中断源，优先顺序按1→2→3→4降序排列，若想将中断处理次序改为3→1→4→2，则1、2、3、4中断源对应地屏蔽字分别是、、和。
6 I/O接口电源通常具有、、和功能。
7 I/O的编址方式可分为和两大类，前者需有独立的I/O指令，后者可通过指令和设备交换信息。
8主机与设备交换信息的控制方式中，方式主机与设备是串行工作的，方式和方式主机与设备是并行工作的，且方式主程序与信息传送是并行进行的。
9 I/O与主机交换信息的方式中，和都需通过程序实现数据传送，其中体现CPU与设备是串行工作的。
10 CPU响应中断时要保护现场，包括对和的保护，前者通过实现，后者可通过实现。
11一次中断处理过程大致可分为、、、和等五个阶段。
12 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是、、和。
13 中断接口电路通过总线将向量地址送至CPU.
14 I/O与主机交换信息共有、、、和五种控制方式。
15 单重中断的中断服务程序的执行顺序为、、、和中断返回。
16 多重中断的终端服务程序的执行顺序为、、、和中断
返回。
二．选择题
1.将外围设备与主存统一编址，一般是指。
A. 每台设备占一个地址码B．每个外围接口占一个地址码C．接口中的有关寄存器各占一个地址码D．每台外设由一个主存单元管理
计算机组成原理第7,9章作业
习题八
8.1 解释下列名词
系统总线三态门总线事务总线复用突发传输总线仲裁数据传输模式总线事务分离波特率
8.2简要回答下列问题
4)集中式总线控制方下，确定总线使用权优先级的方法有哪几种？各有什么特点？
5)影响总线性能的因素有哪些?
6)什么是突发传输模式?采用突发传输模式有什么优点?
8.5有4个设备A、B、C、D的响应优先权为D>B>A>C，画出串行链式排队电路。
8.6 有4个设备A、B、C、D的响应优先权为A>B>C>D，试画出独立请求方式的排队电路。
8.7假定有一个具有以下性能的系统1)存储器和总线系统支持大小为4-16个32位字的数据块访问;2)总线的时钟周期频率为200MHZ，总线宽度为64位，每64位数据的传输需要一个时钟周期，向存储器发送一个地址需要一个时钟周期；每个总线操作之间需要2个总线周期(设一次存储之前总线总是处于空闲状态);3)对最初的4个字的访问时间为200ns,随后的4个字能在20ns的时内被读取,假定总线传输数据的操作可以与读下4个字的操作重叠进行。读操作中，分别用4个字的数据块和16个字的数据块传输256个数据，计算机两种情况下总线传输的带宽和每秒中总线事务的次数。（说明：一个总线传输操作包含一个地址和紧随其后的数据）
习题九
9.1解释下列名词
中断中断处理优先级中断屏蔽多重中断中断向量中断响应优先级中断隐指令
9.2 简要回答下列问题
1)什么是接口?它有哪些功能?
5)比较单级中断和多重中断处理流程的异同点.
6)中断隐指令完成什么功能?
计算机组成原理第七章单元测试(含答案)
第七章、系统总线
系统总线测试
1、从信息流的传送效率来看，（）工作效率最低。
A、三总线系统
B、单总线系统
C、双总线系统
D、多总线系统
2、系统总线地址的功能是（）。
A、选择主存单元地址
B、选择进行信息传输的设备
C、选择外存地址
D、指定主存和I / O设备接口电路的地址
3、计算机使用总线结构的主要优点是便于实现积木化，同时（）。
A、减少了信息传输量
B、提高了信息传输的速度
C、减少了信息传输线的条数
D、加重了CPU的工作量
4、IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率最高可以达到（）。
A、100 Mb/秒
B、200 Mb/秒
C、400 Mb/秒
D、300 Mb/秒
5、异步控制常用于（）作为其主要控制方式。
A、在单总线结构计算机中访问主存与外围设备时
B、微型机的CPU中
C、硬布线控制器中
D、微程序控制器中
6、当采用（）对设备进行编址情况下，不需要专门的I/O指令。
A、统一编址法
B、单独编址法
C、两者都是
D、两者都不是
参考答案如下：
1
唐朔飞 计算机组成原理习题答案
则以上各数的浮点规格化数为： （1）[x1]浮=1，0001；0.110 011 [x2]浮=1，0101；1.110 110 [x3]浮=0，0011；0.111 011 [x4]浮=0，0111；1.101 011 （2）[x1]浮=1，1111；0.110 011 [x2]浮=1，1011；1.001 010 [x3]浮=0，0011；0.111 011 [x4]浮=0，0111；1.010 100 （3）[x1]浮=0，1111；0.110 011 [x2]浮=0，1011；1.001 010 [x3]浮=1，0011；0.111 011 [x4]浮=1，0111；1.010 100
A15 ROM1,2 0 0 0 0 0 0 0 0 A14 0 0 0 0 0 0 0 0 A13 0 0 0 0 1 1 1 1 A12 0 0 1 1 0 0 1 1 A11 0 0 0 1 0 1 0 1 A10 0 1 0 1 0 1 0 1 A9 0 1 0 1 0 1 0 1 A8 0 1 0 1 0 1 0 1 A7 0 1 0 1 0 1 0 1 A6 0 1 0 1 0 1 0 1 A5 0 1 0 1 0 1 0 1 A4 0 1 0 1 0 1 0 1 A3 0 1 0 1 0 1 0 1 A2 0 1 0 1 0 1 0 1 A1 0 1 0 1 0 1 0 1 A0 0 1 0 1 0 1 0 1
第7章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
• 156 •
3. 假定在一个五级流水线（如图 7.5 所示）处理器中，各主要功能单元的操作时间为：存储 单元：200ps； ALU 和加法器 ：150ps； 寄存器 堆读口或写口：50ps。请问 ： （ 1）若 执 行 阶 段 EX 所 用 的 ALU 操 作 时 间 缩 短 20%，则 能 否 加 快 流 水 线 执 行 速 度 ？ 如 果 能的话，能加快多少？如果不能的话，为什么？ （2）若 ALU 操作时间增加 20%，对流 水线的 性能有何影响？ （3）若 ALU 操作时间增加 40%，对流 水线的 性能有何影响？ 参考答案： a. ALU 操 作 时 间 缩 短 20%不 能 加 快 流 水 线 指 令 速 度 。因 为 存 储 单 元 的 时 间 为 200ps，所 以 流水线的时钟周 期不会因为 ALU 操作 时间的 缩短而变短。 b. ALU 操作时间 延长 20%时，变为 180ps，比 200ps 小 ，对流水线 性能没有影 响； c. ALU 操作时间延长 40%时 ，变为 210ps，比 200ps 大 ，所以 ，流水 线的时钟周 期将变为 210， 其 效 率 降 低 了 （ 210-200)/200=5%。
2. 简单回答下列问题。 （ 1）流 水 线 方 式 下 ，一 条 指 令 的 执 行 时 间 缩 短 了 还 是 加 长 了 ？ 程 序 的 执 行 时 间 缩 短 了 还 是 加长了？为什么？ （ 2） 具 有 什 么 特 征 的 指 令 集 易 于 实 现 指 令 流 水 线 ？ （3）流水线处理器中 时钟周期如 何确定？单 条流水线处理器 的CPI为 多少？每个 时钟周期 一定有一条指令完成吗？为什么？ （ 4） 流 水 线 处 理 器 的 控 制 器 实 现 方 式 更 类 似 于 单 周 期 控 制 器 还 是 多 周 期 控 制 器 ？ （ 5） 为 什 么 要 在 各 流 水 段 之 间 加 寄 存 器 ？ 各 流 水 段 寄 存 器 的 宽 度 是 否 都 一 样 ？ 为 什 么 ？ （ 6） 你 能 列 出 哪 几 种 流 水 线 被 阻 塞 的 情 况 ？ 你 知 道 硬 件 和 软 件 是 如 何 处 理 它 们 的 吗 ？ （ 7） 超 流 水 线 和 多 发 射 流 水 线 的 主 要 区 别 是 什 么 ？ （ 8） 静 态 多 发 射 流 水 线 和 动 态 多 发 射 流 水 线 的 主 要 区 别 是 什 么 ？ （9）为什么说 Pentium 4是“ CISC壳、RISC核 ”的体系结构？
计算机组成原理题(附答案)
计算机组成原理题解指南
第一部分：简答题
第一章计算机系统概论
1．说明计算机系统的层次结构。
计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。
第四章主存储器
1．主存储器的性能指标有哪些？含义是什么？
存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。
存储器带宽是指存储器在单位时间中的数据传输速率。
2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？
DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。
DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。
常用的刷新方式由三种：集中式、分散式、异步式。
3．什么是闪速存储器？它有哪些特点？
闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。
计算机组成原理(第七章 输入输出系统
第七章输入输出系统
第一节基本的输入输出方式
一、外围设备的寻址
1．统一编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器等与内存单元一样看待，将它们和内存单元联合在一起编排地址，用访问内存的指令来访问输入输出设备接口的某个寄存器，从而实现数据的输入输出。
2．单独编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器单独编排地址，用专门的控制信号进行输入输出操作。
3．CPU与外围设备进行通信有三种类型：
（1）CPU向外围设备发出操作控制命令。
（2）外围设备向CPU提供状态信息。
（3）数据在CPU与外围设备之间的传递。
历年真题
1．对外设统一编址是指给每个外设设置一个地址码。（2002年）
【分析】CPU与外设之间的信息传送是通过硬件接口来实现的，各种外设的硬件接口上又都包含有多个寄存器，如控制寄存器、数据寄存器、状态寄存器等。统一编址是将外设接口上的各种寄存器等同于内存储器的存储单元，通过使用访问内存单元的指令来访问外设接口上的各个寄存器，这样就可以使用访存指令来访问外设，输入输出操作简单，程序设计比较简便。由于外设接口上的寄存器种类和数量通常不止一个，所以一个外设至少对应一个以上的内存地址。
【答案】对外设统一编址是将外设接口上的寄存器等同内存单元，给每个外设设置至少一个地址码。
二、外围设备的定时
1．外围设备的定时方式有异步传输方式和同步定时方式两种。
2．实现输入输出数据传输的方式主要有：程序控制方式、直接存储访问（DMA）方式、通道方式。程序控制方式又可分为程序查询方式和中断方式两种。
《计算机组成原理》课堂练习7,分章练习第七章
《计算机组成原理》课堂练习7,分章练习第七章第7章指令系统
课堂练习
1､某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以C后的目标地址是A.XX年HB.XX年HC.XX年HD.XX年H
2.下列关于RISC的叙述中,错误的是
A
A.RISC普遍采用微程序控制器
B.RISC大多数指令在一个时钟周期内完成
C.RISC的内部通用寄存器数量相对CISC多
D.RISC的指令数､寻址方式和指令格式种类相对CISC少
3､下列寄存器中,汇编语言程序员可见的是BA.B.C.D.存储器地址寄存器(MAR)程序计数器(PC)存储器数据寄存器(MDR)指令寄存器(IR)
4､偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中不属于偏移寻址方式的是AA.间接寻址C.相对寻址B.基址寻址D.变址寻址
C5､用某个寄存器中操作数的寻址方式称为___A.直接寻址C.寄存器直接B.间接D.寄存器间接
6､变址寻址方式中,操作数的有效地址等于C______。ABCD基值寄存器内容加上形式地址(位移量)堆栈指示器内容加上形式地址(位移量)变址寄存器内容加上形式地址(位移量)程序记数器内容加上形式地址(位移量)
C7､单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采C用___C___。A堆栈寻址方式C隐含寻址方式B立即寻址方
计算机组成原理第7章习题指导
第7章 指 令 系 统
例7.1 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有P 种，一地址指令有Q 种，则二地址指令最多有几种？
（2）采用扩展操作码技术，若二地址指令有X 种，零地址指令有Y 种，则一地址指令最多有几种？
解:
（1）根据操作数地址码为6位，则二地址指令中操作码的位数为16 – 6 – 6 = 4。这4位操作码可有24=16种操作。由于操作码固定，则除去了零地址指令P 种，一地址指令Q 种，剩下二地址指令最多有16 – P – Q 种。
（2）采用扩展操作码技术，操作码位数可变，则二地址、一地址和零地址的操作码长度分别为4位、10位和16位。可见二地址指令操作码每减少一种，就可多构成26种一地址指令操作码；一地址指令操作码每减少一种，就可多构成26种零地址指令操作码。
因二地址指令有X 种，则一地址指令最多有()6422×−X 种。设一地址指令有M 种，则零地址指令最多有()[]664222×−×−M X 种。
根据题中给出零地址指令有Y 种，即
()[]664222×−×−=M X Y
则一地址指令 ()664222−×−×−=Y X M
例7.2 设相对寻址的转移指令占3个字节，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU 从存储器取出一个字节时，即自动完成 (PC) + 1 → PC 。
（1）若PC 当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？
计算机组成原理18-计算机组成原理-课堂练习-第七章
一、单项选择题
1．指令系统中采用不同的寻址方式的主要目的是( )。
A．增加内存容量B．提高访存速度
C．简化指令译码D．编程方便
2．以程序计数器(PC)作为基础地址的寻址方式是( )。
A．寄存器间接寻址B．相对寻址
C．基址寻址D．变址寻址
4．寄存器间接寻址方式中，操作数在( )中。
A．通用寄存器B．堆栈C．主存单元D．指令本身5．采用基址寻址可扩大寻址范围，且( )。
A．基址寄存器内容由用户确定，在程序执行过程中不可变B．基址寄存器内容由操作系统确定，在程序执行过程中不可变
C．基址寄存器内容由操作系统确定，在程序执行过程中可变D．基址寄存器内容由用户确定，在程序执行过程中可变
6．采用变址寻址可扩大寻址范围，且( )。
A．变址寄存器内容由用户确定，在程序执行过程中不可变B．变址寄存器内容由操作系统确定，在程序执行过程中不可变
C．变址寄存器内容由操作系统确定，在程序执行过程中可变D．变址寄存器内容由用户确定，在程序执行过程中可变
7．变址寻址和基址寻址的有效地址形成方式类似，但是( )。
A．变址寄存器的内容在程序执行过程中是不可变的
B．在程序执行过程中，变址寄存器、基址寄存器和内容都是可变的
C．在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变
D．基址寄存器的内容在程序执行过程中是可变的
8．设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式，则这种寻址方式的有效地址为( )。
A．EA一(X)+D B．EA一(X)+(D)
C EA一((X)+D) D．EA一((X)+(D))
计算机组成原理第7章习题指导
第7章 指 令 系 统
例7.1 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有P 种，一地址指令有Q 种，则二地址指令最多有几种？
（2）采用扩展操作码技术，若二地址指令有X 种，零地址指令有Y 种，则一地址指令最多有几种？
解:
（1）根据操作数地址码为6位，则二地址指令中操作码的位数为16 – 6 – 6 = 4。这4位操作码可有24=16种操作。由于操作码固定，则除去了零地址指令P 种，一地址指令Q 种，剩下二地址指令最多有16 – P – Q 种。
（2）采用扩展操作码技术，操作码位数可变，则二地址、一地址和零地址的操作码长度分别为4位、10位和16位。可见二地址指令操作码每减少一种，就可多构成26种一地址指令操作码；一地址指令操作码每减少一种，就可多构成26种零地址指令操作码。
因二地址指令有X 种，则一地址指令最多有()6422×−X 种。设一地址指令有M 种，则零地址指令最多有()[]664222×−×−M X 种。
根据题中给出零地址指令有Y 种，即
()[]664222×−×−=M X Y
则一地址指令 ()664222−×−×−=Y X M
例7.2 设相对寻址的转移指令占3个字节，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU 从存储器取出一个字节时，即自动完成 (PC) + 1 → PC 。
（1）若PC 当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？
计算机组成原理第7章习题11
习题7
一．单选选择题
12．计算机系统的输入/输出接口通常是的交界面。
A. CPU与存储器之间
B. 存储器与打印机之间
C. 主机与外围设备之间
D. CPU与系统总线之间
13．在具有中断向量表的计算机中，中断向量地址是。
A. 子程序入口地址
B. 中断服务程序的入口地址
C. 中断服务程序入口地址的地址
D. 例行程序入口地址
16．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的处理次序，可以利用。
A. 中断嵌套
B. 中断向量
C. 中断响应
D. 中断屏蔽18．中断系统中的断点是指。
A．子程序入口地址B．中断服务子程序入口地址
C．中断服务程序入口地址表D．中断返回地址
19．在独立编址方式下，CPU对存储单元和I/O设备的访问是靠来区分的。
A．不同的地址代码B．不同的地址总线
C．不同的指令和不同的控制信号D．上述都不对
23．采用DMA方式高速传输数据时，数据传送是。
A．在总线控制器发出的控制信号控制下完成的
B．由CPU执行的程序完成的
C．在DMA控制器本身发出的控制信号控制下完成的
D．由CPU响应硬中断处理完成的
24. 下列有关DMA方式进行输入输出的描述中，正确的是。
A. 一个完整的DMA过程，部分由DMAC控制，部分由CPU控制
B. 一个完整的DMA过程，完全由CPU控制
C. 一个完整的DMA过程，完全由CPU采用周期窃取方式控制
D. 一个完整的DMA过程，完全由DMAC控制，CPU不介入任何控制
25. 在DMA传送方式中，发出DMA请求的是。
A. 主存
计算机组成原理第7章习题11
习题7
一．单选选择题
12．计算机系统的输入/输出接口通常是的交界面。
A. CPU与存储器之间
B. 存储器与打印机之间
C. 主机与外围设备之间
D. CPU与系统总线之间
13．在具有中断向量表的计算机中，中断向量地址是。
A. 子程序入口地址
B. 中断服务程序的入口地址
C. 中断服务程序入口地址的地址
D. 例行程序入口地址
16．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的处理次序，可以利用。
A. 中断嵌套
B. 中断向量
C. 中断响应
D. 中断屏蔽
^
18．中断系统中的断点是指。
A．子程序入口地址B．中断服务子程序入口地址
C．中断服务程序入口地址表D．中断返回地址
19．在独立编址方式下，CPU对存储单元和I/O设备的访问是靠来区分的。
A．不同的地址代码B．不同的地址总线
C．不同的指令和不同的控制信号D．上述都不对
23．采用DMA方式高速传输数据时，数据传送是。
A．在总线控制器发出的控制信号控制下完成的
B．由CPU执行的程序完成的
C．在DMA控制器本身发出的控制信号控制下完成的
~
D．由CPU响应硬中断处理完成的
24. 下列有关DMA方式进行输入输出的描述中，正确的是。
A. 一个完整的DMA过程，部分由DMAC控制，部分由CPU控制
B. 一个完整的DMA过程，完全由CPU控制
C. 一个完整的DMA过程，完全由CPU采用周期窃取方式控制
D. 一个完整的DMA过程，完全由DMAC控制，CPU不介入任何控制
25. 在DMA传送方式中，发出DMA请求的是。
A. 主存
计算机组成原理习题答案第七章
（R２）＋１→R２
指令的执行流程如下：
①（PC）→MAR；取指令
②Read
③M（MAR）→MDR→IR
④（PC）＋１→PC
⑤（R１）→MAR；取被加数
⑥Read
⑦M（MAR）→MDR→C
⑧（R２）→MAR；取加数
⑨Read
⑩M（MAR）→MDR→D
（R２）＋１→R２；修改目的地址
解：（１）LOAD（取数）指令
PC→MAR，READ；取指令
MM→MDR
MDR→IR，PC＋１→PC
A→MAR，READ；取数据送Acc
MM→MDR
MDR→Acc
（２）ISZ（加“１”为零跳）指令
取指令微操作略。
A→MAR，READ；取数据送Acc
MM→MDR
MDR→Acc
Acc＋１→Acc；加１
If Z＝１then PC＋１→PC；结果为０，PC＋１
１６．什么是垂直型微指令？什么是水平型微指令？它们各有什么特点？又有什么区别？
解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能并行执行多个微命令的微指令。垂直型微指令的并行操作能力差，一般只能实现一个微操作，控制１～２个信息传送通路，效率低，执行一条机器指令所需的微指令数目多，执行时间长；但是微指令与机器指令很相似，所以容易掌握和利用，编程比较简单，不必过多地了解数据通路的细节，且微指令字较短。水平型微指令的并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短；但微指令字较长，增加了控存的横向容量，同时微指令和机器指令的差别很大，设计者只有熟悉了数据通路，才有可能编制出理想的微程序，一般用户不易掌握。
计算机组成原理课后习题答案解析
作业解答
第一章作业解答
1.1 基本的软件系统包括哪些内容？
答：基本的软件系统包括系统软件与应用软件两大类。
系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。
1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？
答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。
输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。
输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。
存储器的主要功能是存储信息，用于存放程序和数据。
运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。
控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。
1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？
答：冯·诺依曼计算机的基本思想包含三个方面：
1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。
2) 采用二进制形式表示数据和指令。
3) 采用存储程序方式。
存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。
1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一地址格式的另一个操作数通常可采用隐含寻址。
举例参照P312.
第 3 张幻灯片
目5.解录：二地址指令操作数的物理地址用地址码给 出，可以是主存的地址，也可以是寄存器的地址， 上甚一至页 可以是I/O设备的地址。（P302）
下一页 退出
第 4 张幻灯片
目录
上一页 下一页 退出
6. 某指令系统字长为16位，地址 码取4位，试提出一种方案，使该指 令系统有8条三地址指令、16条二地 址指令、100条一地址指令。
指令系统
第七章
目作业录 题： 3，4，5，6，7，8，13，14，15，16，20，21
上一页 下一页 退出
第 2 张幻灯片
目3. 录
指令字长：7.1.2节(P304) 上机一器页 字长：1.3.1节(P17) 下存一储页 字长：P13
退出
4.解：
零地址指令的操作数的地址隐含在堆栈指针SP 中(P303)
（ M/26向上取整）。 零地址指令条数为： M = 216 - 212K - 26N； 当K最大时（K=15），一地址指令 最多有： Nmax=64 - 1=63种； 零地址指令最多有： Mmax=64种
注意：应首先根据题意画出指令 基本格式。
第 10 张幻灯片
13. 画出执行“ADD *-5”指令（*为相对寻址特征） 的信息流程图。设另一个操作数和结果存于ACC中， 并假设（PC）=4000H。
A
（公操作）
第 11 张幻灯片
目录
上一页 下一页 退出
14. 设相对寻址的转移指令占两个 字节，第一个字节是操作码，第二个 字节是相对位移量，用补码表示。假 设当前转移指令第一字节所在的地址 为2000H，且CPU每取出一个字节便自 动完成（PC）+1PC的操作。试问当 执行“JMP *+8”和“JMP *-9”指令时， 转移指令第二字节的内容各为多少？
解：三地址指令格式如下：
4
4
4
4
OP
A1
A2
A3
解题思路：以三地址指令格式为
该指令系统的基本格式。以此格式为 基础，采用扩展操作码技术，设计出 题意所要求的地址码结构的指令。
指令操作码分配方案如下：
第 5 张幻灯片
指令操作码分配方案
4位OP 0000， ……， A1，A2，A3；8条三地址指令 01目11，录 1000，0000， …10上…00一，，页…11…11，， A2，A3；16条二地址指令 10下01一，页0000，0000， …退…，出……，……， A3；100条一地址指令 1001，0110，0011， 1001，0110，0100， ……，……，……， 冗余编码 1001，1111，1111， 可用来扩充一、零地址指令条数 1010， ……， 冗余编码 1111， 可用来扩充三、二、一、零地址指令条数
K= 24 -（N/26 + M/212 ）； （N/26 + M/212 向上取整）
当（N/26 + M/212 ） 1时，K最大， 则二地址指令最多有：
Kmax=16-1=15种（只留一种编码作扩 展标志用。）
第 9 张幻灯片
目录
上一页 下一页 退出
讨论：此时，一地址指令条数为： N=（24 - K）×26 - M/26；
第 6 张幻灯片
目录
上一页 下一页 退出
7. 设指令字长为16位，采用扩展操 作码技术，每个操作数的地址为6位。 如果定义了13条二地址指令，试问还Fra Baidu bibliotek 安排多少条一地址指令？
解：二地址指令格式如下：
4
6
6
OP
A1
A2
设二地址指令格式为该指令系统 的基本格式，4位操作码共有16种编码 ，其中13种用来定义二地址指令，还 剩3种可用作扩展标志。如不考虑零地 址指令，该指令系统最多还能安排：
FFH ECH
第 14 张幻灯片
目录
上一页 下一页 退出
16. 某机主存容量为4M16位，且存 储字长等于指令字长，若该机指令系统 可完成108种操作，操作码位数固定， 且具有直接、间接、变址、基址、相对、 立即等六种寻址方式，试回答以下问题。
（1）画出一地址指令格式并指出 各字段的作用。
（2）该指令直接寻址的最大范围。 （3）一次间接寻址和多次间接寻 址的寻址范围。 （4）立即数的范围（十进制表 示）。
执行JMP后PC各为： EA1= 200AH EA2 = 1FF7H
请参考课件上的例子。
第 13 张幻灯片
目录
上一页 下一页 退出
15.解： +35-3 = 20H -17-3 = ECH
当取出JZ指令时，PC的内容变为 4003H。由于数据在存储器中采用以 高字节地址为字地址的存放方式故 此时转移指令第二、三字节内容各 为： 00H 20H
第 15 张幻灯片
目录
解：据题意，相对寻址的转移指令 格式如下：
2000H 2001H 2002H
OP A
第 12 张幻灯片
目录
上一页 下一页 退出
当取出JMP指令时，PC的内容变 为2002H。此时转移指令第二字节内容 各为：
A1= 0000 0110 = 06H（6） A2= 1111 0101 = F5H（-11）
解：1）若采用定长操作码时，二 地址指令格式如下：
4
6
6
OP
A1
A2
此时，无论指令中有几个地址， 指令格式都不变。
第 8 张幻灯片
目录
上一页 下一页 退出
设二地址指令有K种，则： K=24-M-N 当M=1（最小值），N=1（最小值） 时，二地址指令最多有：
Kmax=16-1-1=14种 2）若采用变长操作码时，二地址指 令格式仍如1）所示，但操作码长度可随 地址码的个数而变。此时，
一地址指令条数 =3×26 =192条
第 7 张幻灯片
目录
上一页 下一页 退出
8. 某机指令字长16位，每个操作 数的地址码为6位，设操作码长度固定，
指令分为零地址、一地址和二地址三
种格式。若零地址指令有M种，一地 址指令有N种，则二地址指令最多有
几种？若操作码位数可变，则二地址
指令最多允许有几种？
目解录：由于本题未指定数据通路结构，因此只能大
概地排一下信息流程图，并且流程图中突出寻址过程
的实上一现页。
下A一D页D *-5指令信息流程图如下：
退出
A
取指令（省）
EA MAR，读
寻址计算： EA=(PC)-5 =4000H+FFFBH =3FFBH
M(EA) MDR
(ACC)+(MDR) ACC