2021年河北师范大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年河北师范大学数据科学与大数据技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。

若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。

A.13.3%
B.20%
C.26.7%
D.33.3%
2、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。

在CPU执行一段程序时，Cache完成存取的次数为4800次，主存
完成的存取次数为200次，该Cache一主存系统的效率是（）。

【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】
A.0.833
B.0.856
C.0.95 8
D.0.862
3、加法器采用先行进位的根本目的是（）。

A.优化加法器的结构
B.快速传递进位信号
C.增强加法器的功能
D.以上都不是
4、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）
I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010l
A.I、IⅡ
B.Ⅱ、Ⅲ
C.I、Ⅳ
D.I、Ⅱ、Ⅲ
5、有如下C语言程序段：（）
short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为
A.-32767
B.32767
C.32768
D.32769
6、下列关于多总线结构的叙述中，错误的是（）。

A.靠近CPU的总线速度较快
B.存储器总线可支持突发传送方式
C.总线之间需通过桥接器相连
D.PCI-Expressx16采用并行传输方式
7、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码
II.所有存储器和I/O设备的时序信号
III.所有存储器和1/O设备的控制信号
IV.来自I/O设备和存储器的响应信号
A.II、III
B. I，III，IV
C. III，IV
D.II，III. IV
8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4s
B.11.7s
C.14s
D.16.8s
9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55s
B.60s
C.65 s
D.70s
10、微程序控制器中，机器指令与微指令的关系是（）。

A.一条机器指令由一条微指令来执行
B.一条机器指令由一段用微指令编成的微程序来解释执行
C.一段机器指令组成的程序可由一个微程序来执行
D.每一条微指令由一条机器指令来解释执行
11、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫作（）
A.字段直接编码
B.字段间接编码
C.混合编码
D.直接编码
12、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（）。

A.16位
B.32位
C.128位
D.256位
13、在下列寻址中，（）寻址方式需要先运算再访问主存。

A.立即
B.变址
C.间接
D.直接
14、下列选项中，能引起外部中断的事件是（）。

A.键盘输入
B.除数为0
C.浮点运算下溢
D.访存缺贞
15、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。

A.打印字符
B.主存地址
C.设备状态
D.控制命令
二、填空题
16、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。

17、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。

18、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

19、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存
储器中用来存放_________.
20、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______
21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。

22、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标
准接
23、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度
是________的。

24、微程序设计技术是利用________方法设计________的一门技术。

25、目前的CPU包括________、 ________和cache、
三、名词解释题
26、字节：
27、中断屏蔽：
28、全相联映象：
29、波特率：
四、简答题
30、简要说明CPU与I/0设备之间传递信息可采用哪几种联络方式，他们分别用于什么场合？
31、简述同步总线的定时方式。

32、集中式仲裁有几种方式？有何特点
33、在寄存器一寄存器型，寄存器一存储器型和存储器一存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？
五、计算题
34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。

35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。

1）27/64。

2）-27/64。

36、某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216个字（按字寻址），Cache开始为空。

Cache存取时间为40ns；主存与Cache间传送8个字需要lus。

1）计算Cache地址中标记位数和块内地址位数。

2）程序首先访问主存单元20，21，22，…，45，然后重复访问主存单元28，29，30，…，45四次（假设没有命中Cache，将主存对应块一次全部读入Cache 中，且第一块从0开始计数），试计算Cache的命中率。

3）计算上述程序总的存取时间。

六、综合题
37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理
地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。

存储访问过程的示意图如图所示。

请回答下列问题。

1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容
时总是采用回写（Write Back）策略？
38、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。

共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

1）控制存储器的容量应为多少？
2）设计出微指令的具体格式。

39、某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。

1）如果主存可直接或间接寻址，采用寄存器-存储器型指令，能直接寻址的最大存储空间是多少？试画出指令格式。

2）在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储器型指令的指令格式又有何特点？画出指令格式并指出这类指令可访问多大的存储空间。

参考答案
一、选择题
1、C
2、D
3、B
4、C
5、D
6、D
7、D
8、D
9、D
10、B
11、D、
12、B
13、B
14、A
15、B
二、填空题
16、软件系统
17、系统软件应用软件系统软件
18、存储容量存取时间
19、内容行地址表段表、页表和快表
20、传输字节
21、SCSI IEEE1394
22、SCSI IEEE1394
23、总线时钟固定
24、软件操作控制器
25、控制器运算器
三、名词解释题
26、字节：
衡量数据量以及存储容量的基本单位。

1字节等于8位二进制信息，
27、中断屏蔽：
在处理中断时阻止其他中断的过程。

28、全相联映象：
cache的一种地址映象方式，一个主存块可映象到任何cache块。

29、波特率：
码元传输速率，每秒通过信道传输的码元数。

（传的是信号）
四、简答题
30、答：CPU与I/0之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。

适用场合分别为：直接控制适用于结构极简单、速度极慢的I/0设备，CPU直接控制外设
处于某种状态而无须联络信号。

同步方式采用统一的时标进行联络，适用于CPU与I/0速度差不大，近距离传送的场合。

异步方式采用应答机制进行联络，适用于CPU与I/0速度差较大、远距离传送的场合。

31、答：规定固定的传输率，每隔一定的时间进行一次数据传递，一直到传输完毕。

这是一种比较简单的通信方式，主要适合传输速度固定或者差异比较小的情况。

32、答：三种方式：链式查询方式，（距离仲裁器最近的设备优先级最高。

）计数器定时查询方式，（优先级均等而且可以用程序改变。

）独立请求方式（响应时间快）
33、答：寄存器-寄存器型执行速度最快，存储器-存储器型执行速度最慢。

因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄
存器所需时间长。

五、计算题
34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。

定点数表示：x=0.0001101000。

浮点数规格化表示：x=0.1101000000×2-11"。

定点机中：[x]原=[x]补=[x]反=0.0001101000。

浮点机中：
[x]原=1，0011；0.1101000000。

[x]补=1，1101；0.1101000000。

[x]反=1，1100；0.1101000000。

35、解析
1）27/64=0.011011=0.11011×2-1
当补码和尾数都采用补码表示时：1，111：0.11011000。

阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。

2）-27/64=1.011011=1.11011×2-1
当补码和尾数都采用补码表示时：1，11l；1.00101000。

阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。

36、解析：
1）Cache地址中块内地址位数为3位（23=8）。

由于采用的是全相联映射，因此除去块内地址剩下的就是标记位数。

主存的标记位数为16-3=13，故Cache 的标记位数为13位。

2）首先，每块包含8个字（也就是8个主存单元），先访问20号单元，如果Cache不命中（因为Cache开始时为空），那么Cache就调入包含此单元的块，此块包含20、21、22、23单元，当接下来访问21~23单元时都命中。

其次，访问24号单元时又不命中，以此类推。

当访问20、24、32、40号单元时，不命中。

也就是说，一共访问次数为26+18×4=98次，其中有4次不命中，Cache的命中率为
98−4
×100%=96%
98
3）已知Cache命中率、访问Cache的时间、主存与Cache交换块的时间，总的存取时间就很容易计算了，如下：
40ns×98+4×lμs=7920ns
有些考生认为答案应该是40ns×94+4×lμs =7760ms，因为有4次没有命中Cache，故没有存取操作，仅仅是对比了标记位而已，所以只需乘以94。

解释一下，如果Cache没有命中，则CPU将会去主存取数据，并且将数据从主存送往Cache，所以最终CPU还是得对Cache进行98次的存取。

六、综合题
37、解析：
1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-
13=l1：主存块大小为64B，故G=6。

2路组相联，每组数据区容量有
64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。

因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。

TLB中标记字段B的内容是虚
页号，表示该TLB项对应哪个虚页的页表项。

2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。

3）Cache缺失带来的开销小，而处理缺页的开销大。

因为缺页处理需要访问磁盘，而Cache缺失只访问主存。

4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存
慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。

38、解析：微指令字长为24位，操作控制字段被分为4组，第1组3位（表示5个微命令）.第2组4位，（表示8个微命令），第3组4位（表示14个微命令），第4组2
位（表示3个微命令）；判断测试条件字段2位，下地址字段9位。

1）因为下地址字段有9位，所以控制存储器的容量为29×24位。

2）微指令的具体格式如图所示。

39、解析：
1）根据题意，可设计出如下的指令格式：
其中，操作码占6位，可容纳64种操作；I占1位，表示直接、间接寻址（I=0表示
间接寻址：I=1表示直接寻址）：由于有32个寄存器，因此R需要占5位：形式地
址A占剩下的位数，即32-6-1-5=20位。

因此，直接寻址的最大存储空间为220。

2）如果还需要增加基址寻址，且基址寻址采用通用寄存器，那么必须要增加一个
字段来表示基址寄存器到底使用32个中的哪一个通用寄存器，故指令格式变为
其中，操作码占6位，可容纳64种操作；I占2位，表示直接、间接、基址
（I=00表示间接寻址；I=01表示直接寻址；I=10表示基址寻址）；由于有32
个寄存器，因此R需要占5位；同理，R1需要5位；形式地址A占剩下的位数，
即32-6-2-5-5=14位。

因为通用寄存器为32位，用它做基址寄存器后，可得32
位的有效地址，所以寻址范围可达到232。