任意进制计数器构成以及时序逻辑电路设计

6.3.2 计数器
1. M<N的情况
【 】 内容 回顾
在N进制计数器的顺序计数过程中，若设法使之跳 过（N－M）个状态，就可以得到M进制计数器了，其 方法有置零法（复位法）和置数法（置位法）。
置零法
置数法
6.3.2 计数器
a. 置零法：
置零法适用于有置 零（有异步和同步）输 入端的计数器，如异步 置零的有74LS160、161、 191、190、290,同步置 零的有74LS163、162， 其工作原理示意图如图 所示。
（1）整体置零法实现53进制。（M=53）
R DS 53 （ 000 11 1 ） B 01
利用整体置零法由74LS161构成53进制加法计数器如图
所示。
R DS53 （ 000 11 1 ） B 01
1010
1100
十进制数53对应的二进制数为0011 0101 实现从0000 0000到0011 0100的53进制计数器
任意进制计数器构成以及时序逻 辑电路设计
6.3.2 计数器
四、任意进制计数器的构成方法
【 】 内容 回顾
若已有N进制计数器（如74LS161)，现在要实现M 进制计数器
N进制
M N
M
N
M进制
任意进制计数器只能用已有的计数器芯片通过 外电路的不同连接方式实现，即用组合电路产生 复位、置位信号得到任意进制计数器。
①选定循环初态Si，确定i，写i=（ ②判定循环末态Si+M-1 ③写i+M-1=（ ）2，将Si+M-1 全部Q为1的端相与非→ LD
）2，→D3D2D1D0
【例】用74161实现12进制计数器。
(2) 置数法（i=1）， M=12，在SM+i-1=S12=1100处反馈置1。
1
CLK 计数输入
1
CLK 计数输入
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
进位输 出CO
【例】用74160实现63进制计数器。
整体置零法 M=63，在SM=S63=0110 0011 处反馈清零。
EP
C
ET 74LS161 LD
CLK
RD 1
Q0 Q1 Q2 Q3
＆ 1
Y
进位输出
A0时L ， D(Q3Q0),为 1进 0 制 计 数 器
A1时L ， D(Q3Q 1Q 0),为 1进 2 制计数
小结
基本要求： 1. 掌握74160、 74161各管脚的功能； 2. 掌握用74160 、74161实现不同进制的
渡态”。
暂态
利用异步复位端RD ，跳过多余状态，实现任意进制计数。
异步复位法①计数到M时，清0， （异步置零） ②写SM=（ ）2，全部Q为1的端相与非R→D
适用于异步清0的集 成计数器，当满足清0 条件时，立即清0。
【 】 内容 回顾
【例】用74160实现7进制计数器。
置零法，M=7，在SM=S7=0111处反馈清零。
处反馈置零。
1
CLK 计数输入
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
进位输出
【例】用74160实现63进制计数器。
整体置数法 1
i=6, M=63，在Si+M-1=S68=0110 1000 处反馈置零。
【例】用74160实现100进制计数器。 (1) 并行进位，M=100=10*10。
1
EP D0 D1 D2 D3 C
ET
74160 LD
CLK
CLK
Q0
Q1
Q2
Q3 RD
计数输入
1
EP D0 ET
CLK
Q0
D1 D2 D3 C 74160 LD
Q1 Q2 Q3 RD
进位输出
1
1 2 3 4 5 6 7 8 9 10 11 12 131415 1617
ET CLK
Q0
74160 Q1 Q2
LD R Q3 D
1
6.3(.以2 具计有数同器步预置数端 LD的集成计数器为例)
置数法的应用可以分三种情况: （现有N进制计数器，构成M进制）
取前M种状态 取后M种状态 取中间M种状态
取(i)2——(i+M-1)2 共M个状态
取中间M种状态
同步预置数法 :
C
【例】用74160实现100进制计数器。 (2) 串行进位，M=100=10*10。
1
1
EP D0 D1 D2 D3 C
CLK
ET
74160 LD
CLK
Q0
Q1
Q2
Q3 RD
计数输入
1
EP D0 D1 D2 D3 C
ET
74160 LD
CLK
Q0
Q1
Q2
Q3 RD
1
？思考：为 不加什会么有进位什么端结要果加一？个反相器？
(1)选定S0 0000000作 0 为初态
1
EP D0 D1 D2 D3 C
ET
74160 LD
1
CLK
CLK
Q0
Q1
Q2
Q3 RD
计数输入
EP D0 D1 D2 D3 C
ET
74160 LD
1
CLK
Q0
Q1
Q2
Q3 RD
进位输出
【例】用74160实现63进制计数器。 整体置数法 i=0, M=63，在Si+M-1=S62=0110 0010
S0 0000
1
CLK 计数输入
EP D 0 ET CLK
Q
0
D1 D2 74160
QQ
1
2
D3 C LD
Q RD
3
LD(Q2Q1)
1
进位输出
6.3(.以2 具计有数同器步预置数端 LD的集成计数器为例)
置数法的应用可以分三种情况: （现有N进制计数器，构成M进制）
取前M种状态 取后M种状态
取后M种状态
6.3.2 计数器 【例】试利用置零法和置数法由两片74LS161构 成53进制加法计数器。
解：若由74LS161构成53进制计数器，其构成的256进 制实际为二进制计数器(28),故先要将53化成二进制数码
（53)D＝（110101)B ＝（0011 0101)B
（2）整体置数法实现53进制。(M=53)
串行进位方式 : 以低位片的进位输出信号作为高位片的时 钟输入信号。两片始终同时处于计数状态.
并行进位方式 : 以低位片的进位输出信号作为高位片的控 制信号（使能），两片的CLK同时接计数输入。
（2）当M为素数时，不能分解为M1和M2，采用整体 清0/整体置数方式。
首先将两片N进制计数器按串行进位方式或并行进 位方式联成N×N > M 进制计数器，再按照M<N的置零 法和置数法构成M进制计数器。此方法适合任何M进制 （可分解和不可分解）计数器的构成。
00 0
1
0
0
1 0
1 01
6.3.2 计数器
b. 置数法： 有预置数功能的计数器可用此方法构成M进制计数
器。但注意74LS161(160)为同步预置数，74LS191(190) 为异步预置数。
置数法的原理是通过给计数器重复置入某个数 值的方法跳过（N－M）个状态，从而获得M进制计 数器的。
利用 LD 端重复置入某个数值，跳过多余状态 （N-M个），实现任意进制计数。
故若由74LS161构成53进制计数器， 先要将53化成二进制数码， 再根据整体置数法或整体置零法实现53进制。
例：
(53)D=( 11 0101 )B
转换过程： 2 53 余 1 K0
2 26 余 0 K1
2 13 余 1 K2
2 6 余 0 K3
2 3 余 1 K4
1
CLK 计数输入
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
进位输出
6.3.2 计数器
注意！
【例】试利用置零法和置数法由两片74LS161构成53进 制加法计数器。
解：用整体法先将两片74LS161构成256进制（16×16 进制），该256进制计数器实际为二进制计数器(28),
D1 D2 D3 C 74160 LD
1
CLK
Q0
Q1
Q2
Q3 RD
EP D0 D1 D2 D3 C
ET
74160 LD
1
CLK
Q0
Q1
Q2
Q3 RD
进位输 出CO
1 2 3 4 56
CLK
CO
1819 202122 2324
【例】用74160实现24进制计数器。 整体置数法 i=0, M=24，在Si+M-1=S23=0010 0011 处反馈置零。
方法。
作业：
P349思考题和习题
6-12题、6-13题、6-14题、6-16题
2. M>N的情况
如果要求实现的进制M超过单片计数器的计数范围时， 必须将多片计数器级联，才能实现M进制计数器。
串行进位方式 并行进位方式
整体清0方式 整体置数方式
（1）M=M1•M2，即M分解为M1 ×M2 ，可采用串行进位方式/ 并行进位方式。（以两片级联为例）
6.3(.以2 具计有数同器步预置数端 LD的集成计数器为例)
置数法的应用可以分三种情况: （现有N进制计数器，构成M进制）
取前M种状态
置 零
取前M种状态
取0000——（M-1）2 个状态
【例】用74160实现7进制计数器(置数法)。
(1)置数法（取前M种状态）， M=7，在SM-1=S6=0110处反馈置零。
1
EP D 0 ET CLK
Q
0
D1 D2 74161
QQ
1
2
D3 C LD
Q RD
3
S1 0001 LD(Q3Q2)
1
进位输出
【例】用74161实现12进制计数器。 (2’) 置数法（i=3）， M=12，在SM+i-1=S14=1110处反馈置1。
S3 0011
1
LD(Q3Q2Q1)
1
EP D 0 D 1 D 2 D 3 C
2 1 余 1 K4
0
商为0
6.3.2 计数器 【例】试利用置零法和置数法由两片74LS161构 成53进制加法计数器。
解：若由74LS161构成53进制计数器，其构成的256进 制实际为二进制计数器(28),故先要将53化成二进制数码
（53)D＝（110101)B ＝（0011 0101)B
为什么进位端要加一个反相器？不加会有什么结果？ 1 2 3 4 5 6 7 8 9 10 11 12 131415 161718 19 20 21
CLK
C
C
【例】用74160实现24进制计数器。 整体置零法 M=24，在SM=S24=0010 0100 处反馈清零。
1
CLK 计数输入
EP D0 ET
RD(Q2Q1Q0)
1
EP D 0 D 1 D 2 D 3 C
1
ET
74160
LD
CLK 计数输入
CLK
R
Q0 Q1 Q2 Q3 D
进位输出
【例】用74161实现12进制计数器。 置零法，M=12，在SM=S12=1100处反馈清零。
RD(Q3Q2)
1
EP D 0 D 1 D 2 D 3 C
1
ET
【 】 内容 回顾
暂态
异步清零
a. 置零法（复位法）
【 】 内容 回顾
基本思想是：计数器从全0状态S0开始计数，计满M个
状态后产生清零信号，使计数器恢复到初态S0，然后
再重复上述过程。
异步清零
SM状态进行译码产生置 零信号并反馈到异步清
零端( RD)，使计数器立
即返回S0状态。
10ns
左右
SM状态只在极短的瞬间 出现，通常称它为“过
1
CLK 计数输入
EP D0 D1 D2 D3 C
ET
74160 LD
1 CLK
Q0
Q1
Q2
Q3 RD
EP D0 D1 D2 D3 C
ET
74160 LD
Байду номын сангаас1 CLK
Q0
Q1
Q2
Q3 RD
进位输 出CO
【例】用74160实现24进制计数器。 整体置数法 i=2, M=24，在Si+M-1=S25=0010 0101 处反馈置零。 1
CLK 计数输入
ET CLK
Q0
74161 Q1 Q2
LD R Q3 D
1
进位输出
6.3.2 计数器
【例】如图所示电路是可变计数器。试分析当控制 变量A为1和0时电路为几进制计数器。
解：置位信号为
LDY
(AQ3Q0AQ 3Q1Q0) 1
CLK
预置数为D3D2D1D0＝
0000
A
D0 D1 D2 D3
74161
LD
CLK 计数输入
CLK
R
Q
0
QQQ
1
2
3
D
进位输出
6.3.2 计数器
注：由于清零信号随着计数器被清零而立即消失，其持续 的时间很短，有时触发器可能来不及动作（复位），清零 信号已经过时，导致电路误动作，故置零法的电路工作可 靠性低。为了改善电路的性能，在清零信号产生端和清零 信号输入端之间接一基本RS触发器，如图所示。
取(N-M)2——(N-1)2 个状态。 可采用进位输出端 置最小数(N-M)2法
【例】用74160实现7进制计数器(置数法)。
(2)置数法（取后M种状态），
M=7，在进位输出端处反馈置最小数 数SN-M=S10-7=S3=0011
LD (C)
1
1
EP D 0 D 1 D 2 D 3 C
CLK 计数输入