江苏中职触发器练习题
第5章触发器题(含答案)
第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。
S和R的电压波形如图5.1(b)所示。
题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。
试画出、Q Q的波形图。
设触发器的初态Q=0。
题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。
当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。
题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。
初态Q Q=0。
题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。
题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。
S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。
S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。
试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。
题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
触发器周11练习
时间：11:35---12:45 班级：姓名：得分：一、填空题5.触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
6.在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有__________________________、_____________和_____________功能的电路称为JK触发器。
13.主从RS触发器具有、和功能，但是也存在现象。
15.D触发器的功能是和。
16.RS触发器的特征方程为，约束条件是。
17.JK触发器的特征方程为，当J=1，K=1时，能实现功能。
18.D触发器的特征方程为。
19.T触发器的特征方程为。
20.JK触发器转化成D触发器的条件是，转化成T触发器的条件是。
二、选择题2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
A.保持B.复位C.置位D.不定6.为了提高抗干扰能力，触发脉冲宽度（）。
A.越宽越好B.越窄越好C.随意D.都不对7.触发器电路如图1所示，其次态方程为（）。
A.Q n+1=1B.Q n+1=0C.Q n+1= Q nD.Q n+1=ATC1Q Q _CP=1ATC1QQ_CP(1)(2)8.触发器电路如图2所示，当A=1时，其次态方程为（）。
A.Q n+1=1B.Q n+1=0C.Q n+1= Q nD.Q n+1=nQ10.仅具有置0、置1功能的触发器称为（）。
A.JK触发器B.基本RS触发器C.D触发器D.T触发器11.仅具有翻转功能的触发器称为（）。
A.JK触发器B.T触发器C.D触发器D.T‘触发器12.基本RS触发器电路中，触发脉冲消失后，其输出状态（）。
A.恢复原状态B.保持现状态C.出现新状态D.不定13.“空翻”是指（）。
A.在脉冲信号CP=1时，输出的状态随输入信号的多次翻转B.输出的状态取决于输入信号C.输出的状态取决于时钟和控制输入信号D.总是使输出改变状态14．J=K=1时，主从JK 触发器的时钟输入频率为120Hz 。
触发器练习题
触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。
（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。
（7）触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9.触发器的反转条件由触发器输入和时钟脉冲决定。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11.译码器和比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。
14.实现相同逻辑功能的逻辑电路可以不同。
15.解码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。
由同一CP控制的每个触发器的计数器称为异步计数器（）27。
每个触发器具有不同信号源的计数器称为同步计数器（）28。
一个触发器可以存储两个二进制数（）29和D。
触发器只有时钟脉冲上升沿的有效变化。
触发器试卷练习题
触发器单元测试试卷班级： 姓名: 得分：一、填空题：（20分）1. 触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。
2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、_________ 、____________ 和_____________ 的逻辑功能.7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和_____________ 的逻辑功能.8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。
二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是 （ ）A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种（ ）Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是 （ ）A ．基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了（ ）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、判断题(20分)1、1个触发器可以存放2个二进制数( )2、D 触发器只有时钟脉冲上升沿有效的品种。
中职触发器题集
1.触发器电路如图所示，当A ＝1时,根据CP 和的波形画出Q 0 、Q 1的波形。
（每个波形均为6分）题85图解：根据题意，波形图如下：2. 时序逻辑电路如图（a ）所示。
（1）该电路中所使用的触发器具有哪些逻辑功能？（4分）（2）设各触发器初态均为0，试在图（b ）中，根据给定的CP 脉冲，画出Q 0、Q 1、Q 2的波形；（6分）（3）该电路实现了什么逻辑功能？（2分）Q 2CPQ 1Q 0（a ） （b ）3. ．触发器电路如图所示，设各触发器的初态为Q 2Q 1Q 0 =000，试画出8个CP 作用下Q 2、Q 1和Q 0的波形。
Q 2解：根据题意，波形图如下：4. 触发器电路如图所示，设各触发器的初态为Q 2Q 1Q 0 =001,试画出6个CP 作用下Q 2、Q 1和Q 0的波形。
（每个波形均为5分,共15分）。
解：根据题意，波形图如下：5.图a 所示电路中，各触发器的初态均为０，各输入波形如图b 所示。
在图中画出两触发器输出Q 1、Q 2的波形。
6. 在（a ）所示电路中，各触发器初态均为0。
试根据题图（b ）所示的输入波形，画出Q 1、T 、Q 2的波形。
>>T CPJ KQQ11111K AC11C =1Q 1Q 2TCP A KQ 1Q2T题49图a题49图b7. 触发器电路如图所示，试根据CP 、A 的波形，对应画出输出端Q0、Q1、F 的波形，设触发器的初始状态为0。
（每个波形4分）8. 电路如所示，试画出在6个CP 脉冲作用下Q 1、Q 0和Y 的输出波形（设各触发器初态为0）。
(12分)解：9. D 触发器接成如图所示电路，CP 、A 、B 端的输入波形如图所示，画出Q 端的输出波形，设初态为0。
C PY10.如图所示由JK、Ｄ触发器构成的逻辑电路，试画出Q1、Q2的波形。
（12分）。
触发器练习题
1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器，若输入波形如下，试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能，说明它是什么类型的触发
器，画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下，试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP J K
触发器 题
答案：D
16．描述触发器的逻辑功能的 方法有 。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图
答案：ABCD
17．为实现将JK触发器转换 为D触发器，应使 。
A.J=D,K= D B. K=D,J= D
C.J=K=D D.J=K= D
答案：A
18.边沿式D触发器是一种 稳态电路。 A.无 B.单 C.双 D.多
答案：C
二、判断题（正确打√，错误的打×）
1.D触发器的特性方程
为 Qn1 D ，与 Qn无关，所以
它没有记忆功能。（ ） 答案： ×
2.RS触发器的约束条件RS=0表示 不允许出现R=S=1的输入。（ ）
11．欲使JK触发器按 Qn1 0工作，
可使JK触发器的输入端 。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1
答案：BCD
12．欲使JK触发器按Qn1 1工作，
可使JK触发器的输入端 。
A.J=K=1 B.J=1,K=0 C.J=K= Q
D.J=K=0 E.J= Q ,K=0
答案：BCE
13．欲使D触发器按 Qn1 Qn
工作，应使输入D= 。
A.0 B.1 C.Q D.Q
答案：D
14．下列触发器中，克服了 空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器
答案：ABD 15．下列触发器中，没有 约束条件的是 。
第四章（选择、判断、填空共30题）
一、选择题 1.N个触发器可以构成能寄存 位二进制数码的寄存器。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
江苏中职触发器练习题
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
江苏中职触发器练习题
一、填空题1. 基本RS 触发器，当R 、S 都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T 触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 6. 若若D 触发器的D 端连在Q 端上，经端上，经100 100 100 个脉冲作用后，其次态为个脉冲作用后，其次态为0，则现态应为。
7．JK 触发器J 与K 相接作为一个输入时相当于触发器。
8. 8. 触发器有触发器有个稳定状态，它可以记录位二进制码，存储8 8 位二进制信息需要位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 10. 时序逻辑电路一般由时序逻辑电路一般由和两部分组成的。
11. 11. 计数器按内部各触发器的动作步调，可分为计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 12. 按进位体制的不同，计数器可分为按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
1313．要构成五进制计数器，至少需要．要构成五进制计数器，至少需要级触发器。
1414．设集成十进制（默认为．设集成十进制（默认为8421码）加法计数器的初态为Q 4Q 3Q 2Q 1＝10011001，则经过，则经过5个CP 脉冲以后计数器的状态为。
1515．欲将某时钟频率为．欲将某时钟频率为32MHz 的CP 变为16MHz 的CP ，需要二进制计数器个。
16. 16. 在各种寄存器中，存放在各种寄存器中，存放N 位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。
5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。
9、描述触发器功能的方法有：__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
触发器原理练习题
触发器原理练习题触发器是数字电路中常用的一种元件，用于存储和控制信号的状态。
它的原理基于稳态电路和时序逻辑的特性。
了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。
下面，我们来通过一些练习题来巩固对触发器原理的理解。
1. SR 触发器是最简单的一种触发器，用 S 和 R 两个输入控制其状态。
当 S 和 R 输入同时为 0 时，保持状态不变；当 S 和 R 输入都为 1 时，触发器进入非稳态，输出无法确定。
请说明 SR 触发器的输出在这种情况下会如何变化。
2. D 触发器是一种带有时钟输入的触发器，它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。
在给定的时钟上升沿或下降沿时，输入信号 D 的值会被保存在触发器中。
请问在每个时钟周期内，D 触发器的输出是什么？3. JK 触发器是随后发展出的一种触发器，它在 SR 触发器的基础上进行了改进。
JK 触发器有 J、K 输入和时钟 CLK 输入，它的输出 Q(t)取决于 J、K 和时钟信号的状态。
当 J 和 K 输入同时为 0 时，触发器保持原来的状态；当 J 和 K 输入同时为 1 时，触发器状态取反。
请问 JK 触发器的输出在这两种情况下会如何变化？4. T 触发器是一种特殊的 JK 触发器，它只有一个输入 T 和时钟CLK 输入。
当 T 输入为 0 时，触发器保持原来的状态；当 T 输入为 1 时，触发器状态取反。
请问 T 触发器的输出在这两种情况下会如何变化？通过以上的练习题，我们可以进一步加深对触发器原理的理解。
触发器在数字电路中起着非常重要的作用，可用于存储数据、控制时序逻辑以及实现计数器等功能。
因此，对于设计者来说，熟练掌握触发器的原理和性质，对于设计和优化数字电路至关重要。
除了触发器的基本原理外，还可以进一步学习其它类型的触发器，如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。
同时，也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。
触发器复习题及答案
触发器复习题及答案班级： 姓名： 学号：4.1 分析图题4.1所示RS 触发器的功能，并根据输入波形画出Q 和Q 的波形。
4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
QQR S“1”(a )(b )(c )1234CP“0”4.3 维持阻塞D 触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设触发器的初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。
(e)4.4 下降沿触发的JK 触发器输入波形如图题4.4所示，设触发器初态为0，画出相应输出波形。
DQ aDCPQ bDQ cDQ CP“0”(a )(b )(c )(d )CP JK“1”“0”“0”4.5 边沿触发器电路如图题4.5所示，设初状态均为0， 试根据CP 波形画出Q 1、Q 2的波形。
4.6 边沿触发器电路如图题4.6所示，设初状态均为0，试根据CP 和D 的波形画出Q 1、 Q 2的波形。
2CP“0”2CPD “0”4.7 边沿T 触发器电路如图题4.7所示，设初状态为0，试根据CP 波形画出Q 1、Q 2的波形。
Q Q 1234CP“0”习题答案4.1 输出波形如图题K4.1所示。
图题K 4.14.2 输出波形如图题K4.2所示。
图题K 4.24.3 输出波形如图题K4.3所示。
图题K 4.34.4 输出波形如图题K4.4所示。
CPJKQ图题K 4.44.5 输出波形如图题K4.5所示。
CPQ1Q2图题K 4.5 4.6 输出波形如图题K4.6所示。
图题K4.64.7 输出波形如图题K4.7所示。
图题K4.7。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
23．施密特触发器有____个阈值电压，分别称作___ _____ 和___ _____ 。
24．触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。
25．施密特触发器常用于波形的与。
二、选择题1. R-S型触发器不具有( )功能。
A. 保持B. 翻转C. 置1D. 置02. 触发器的空翻现象是指（）A.一个时钟脉冲期间，触发器没有翻转B.一个时钟脉冲期间，触发器只翻转一次C.一个时钟脉冲期间，触发器发生多次翻转D.每来2个时钟脉冲，触发器才翻转一次3. 欲得到D触发器的功能，以下诸图中唯有图（A）是正确的。
4. 对于JK触发器，若希望其状态由0转变为1，则所加激励信号是( )A.JK=0XB.JK=X0C.JK=X1D.JK=1X5. 电路如图所示，D触发器初态为0，则输出波形为( B )。
6. 下列触发器中不能用于移位寄存器的是()。
A.D触发器B.JK触发器C.基本RS触发器D.负边沿触发D触发器7.下面4种触发器中，抗干扰能力最强的是( )A.同步D 触发器B.主从JK 触发器C.边沿D 触发器D.同步RS 触发器8. 为使触发器可靠地翻转，输入信号必须先于时钟信号有效，这段时间间隔称为( )。
A.延迟时间B.保持时间C.建立时间D.转换时间9．按各触发器的CP 所决定的状态转换区分，计数器可分为（ ）计数器。
A ．加法、减法和可逆B ．同步和异步C ．二、十和M 进制 10. 触发器是一种 （ ）。
A 、单稳态电路B 、双稳态电路C 、无稳态电路11.至少( )片74197（集成4位二进制计数器）可以构成M=1212的计数。
A. 12B. 11C. 3D. 212．555定时器组成的多谐振荡器属于（ ）电路。
A ．单稳B ．双稳C ．无稳13．能起到定时作用的电路是（ ） A ．施密特触发器B ．双稳态触发器C ．多谐振荡器D ．单稳态触发器14．模为64的二进制计数器，它有（ ）位触发器构成。
A.64B.6C.8D.3215．555定时器电源电压为V CC ，构成施密特触发器其回差电压为( )A. V CCB.21V CCC.32V CCD. 31V CC16.下列时序电路的状态图中，具有自启动功能的是( B )17.多谐振荡器与单稳态触发器的区别之一是( )A.前者有2个稳态，后者只有1个稳态B.前者没有稳态，后者有2个稳态C.前者没有稳态，后者只有1个稳态D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持18.555构成的单稳态触发器的触发脉冲宽度t i与暂稳态维持时间t w之间应满足()。
A. t i<<t wB. t i=t wC. t i>>t wD. 没有关系19．在以下各种电路中，属于时序电路的有（）。
A．ROM B．编码器C．寄存器D．数据选择器三、判断题1.一个5位的二进制加法计数器，由00000状态开始，经过169个输入脉冲后，此计数器的状态为01001。
2.即使电源关闭，移位寄存器中的内容也可以保持下去。
3.所有的触发器都能用来构成计数器和移位寄存器。
4.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。
5.二进制计数器既可实现计数也可用于分频。
6.同步计数器的计数速度比异步计数器快。
7.同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。
8.由N个触发器构成的计数器，其最大的计数范围是N2。
9.在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。
10.计数器的异步清零端或置数端在计数器正常计数时应置为无效状态。
11.时序电路通常包含组合电路和存储电路两个组成部分，其中组合电路必不可少。
12.任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。
13.自启动功能是任何一个时序电路都具有的。
14. 一组4位二进制数要串行输入移位寄存器，时钟脉冲频率为1kHZ ，则经过4ms 可转换为4位并行数据输出。
15. 若4位二进制减量计数器的初始状态为1000，则经过100个CP 脉冲作用之后的状态为0100。
16. 当用异步清零端来构成M 进制计数器时，一定要借助一个过渡状态M 来实现反馈清零。
17. 当用同步清零端来构成M 进制计数器时，不需要借助过渡状态就可以实现反馈清零。
18. 若用置数法来构成任意N 进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围。
19. 无论是用置零法还是用置数法来构成任意N 进制计数器时，只要是置零或置数控制端是异步的，则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。
四、分析设计题1、分析下图所示时序电路的逻辑功能。
要求：（1）写出电路的驱动方程、状态方程和输出方程；（2）画出电路的状态转换图，并说明电路能否自启动。
2、JK 触发器及CP 、J 、K 、D R 的波形分别如图37（a ）、（b ）所示，试画出Q 端的波形。
（设Q 的初态为“0”）S R1J 1KCP “1”DR QQJK DR CP3、D 触发器及输入信号D 、D R 的波形分别如图38（a ）、（b ）所示，试画出Q 端的波形。
（设Q 的初态为“0”）R1DCPDR QQD DCP D R4、设下图中各触发器的初始状态皆为Q=0，试求出在CP 信号连续作用下各触发器的次态方程。
5、分析下图中的计数器电路，说明这是多少进制的计数器。
十进制计数器74160的功能表如表43所示。
6、分析下图中的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74161的功能表如表44所示。
7、下图是由两片同步十进制可逆计数器74LS192构成的电路，74LS192的真值表如附表1.2.1所示。
求：1、指出该电路是几进制计数器；2、列出电路状态转换表的最后一组有效状态。
8、试分析下图中所示电路，说明它是几进制计数器。
1、解：（1）驱动方程：31Q D =，12Q D =，123Q Q D = 状态方程：311Q Q n =+，112Q Q n =+，1213Q Q Q n =+输出方程：31Q Q Y =（2）状态转换图如附图1.6.10所示。
电路能够自启动。
2、解：Q 端的波形如下图所示：3、解：Q 端的波形如图38－1：JK DR CP QQDCP D R4、解：n n Q Q 111=+ n n Q Q 212=+ n n Q Q 313=+ n n Q Q 414=+ n n Q Q 515=+ 012=+n Qn n Q Q 717=+ n n Q Q 818=+ 111=+n Q n n Q Q 10110=+ n n Q Q 11111=+ 1112=+n Q5、解：七进制计数器。
6、解：这是一个十进制计数器。
7、解：1、22进制计数器；2、最后一组有效状态是：00100001。
8、解：这是使用整体反馈置零法构成的计数器。
当计数器计到1010111011112222=A B C D A B C D Q Q Q Q Q Q Q Q 时，检测门输出0，74161异步置零。
因此该计数器的有效状态是从00000000～10101101，中间无空缺状态。
因此该计数器是一个模174计数器。