第17讲 ARM处理器结构
ARM系列处理器体系结构
ARM系列处理器体系结构1、常用的嵌入式处理器有ARM、MIPS、PowerPC、X86、68K/Cold fire等，MIPS是Microprocessor without Inter-locked Pipeline Stages的缩写，是由MIPS技术公司开发的一种处理器内核标准。
目前有32位和64位MIPS芯片。
PowerPC是早期Motorola公司和IBM公司联合为Apple公司的MAC机开发的CPU芯片，商标权同时属于IBM和Motorola两家公司，并一度成为他们的主导产品。
X86系列处理器起源于Intel架构的8080，然后发展出286、386、486直到现在的奔腾处理器乃至双核处理器等。
从嵌入式市场来看，486DX也应该是和ARM、68K、MIPS和SuperH齐名的5大嵌入式处理器之一。
Motorola 68K是出现比较早的一款嵌入式处理器，采用的是CISC结构。
ARM是Advanced RISC Machines的缩写，顾名思义，ARM处理器自然也是一种典型的精简指令集处理器。
2、ARM处理器当前只要有6个系列产品:ARM7、ARM9、ARM9E、ARM10E、SecurCore及最新的ARM11系列。
进一步的产品则来自于ARM公司的合作伙伴，如Intel公司的StrongARM产品和XScale微体系结构等，不过Intel公司已经于2006年将该架构出售给Marvell Technology Group Ltd了。
ARM公司还把ARM IP Core提供给其它芯片设计公司用于设计ARM+DSP、ARM+FPGA等SOC结构的芯片3、在ARM处理器内核中有多个功能模块可供生产厂商根据不同用户的不同要求来配置生产。
这些模块分别用T、D、M、I、E、J、S等来表示，这些模块一般从处理器的内核版本上可以区分出来。
T:表示支持Thumb指令，说明该内核可从16位Thumb指令集扩充到32位ARM 指令集。
ARM处理器结构
9
2.1.2 ARM7TDMI
微处理器是整个系统的核心，通常由3大部分
组成：控制单元、算术逻辑单元和寄存器。
微处理器
输入
算术逻辑单元
控制单元 输出
寄存器
存储器
9
10
2.1.2 ARM7TDMI
ARM7TDMI命名方式
ARM7TDMI支持32位寻址范围，并弥补了 ARM6不能在低于5V电源电压下工作的不足,可以 在3V电压下工作。ARM7TDMI的后缀意义为：
4
2.1.1 ARM简介
各ARM体系结构版本
ARM体系结构从最初开发到现在有了很大的改 进，并仍在完善和发展。为了清楚的表达每个 ARM应用实例所使用的指令集，ARM公司定义了7 种主要的ARM指令集体系结构版本，以版本号 V1～V7表示。
5
2.1.1 ARM简介
ARM处理器核简介
ARM公司开发了很多系列的ARM处理器核， 目前最新的系列已经是ARM11了，而ARM6核以及 更早的系列已经很罕见了。目前应用比较广泛的系 列是：
ARM处理器支持下列数据类型：
▪字节 8位
1
▪半字 16位（必须分配为占用两个字节） 1 2
▪字 32位（必须分配为占用4各字节） 1 2 3 4
16
冯·诺依曼体系结构
指令寄存器 控制器
地址
数据通道
输入
输出
中央处理器
指令/数据
存储器
程序
指令0 指令1 指令2 指令3 指令4
数据
数据0 数据1 数据2
17
哈佛体系结构
地址
指令寄存器
控制器
指令
数据通道
输入
输出
地址
ARM处理器体系结构概述.
ARM处理器体系结构概述本文主要介绍ARM7系列处理器。
呵呵，不是相关专业可能有很多人不知道arm 是个什么东西吧，我现在简要介绍一下各种处理器分类，目前我们的处理器阵营中分为CISC和RISC两大系列，CISC是复杂指令集处理器，这种处理器每条指令可以执行比较多的复杂操作，而且指令长度不定，我知道的有X86处理器是CISC处理器，目前intel和amd出的处理器主要都是x86处理器，intel的x86从8086开始到80186，283，386，486，Pemtium，pentium pro,pentium 2,pentium 3,pentium 4,扣肉2，四核志强等，还有赛扬，pentium M，pentium D等很多变种，有些提供高的性价比，有的专用于移动领域或低功耗领域。
Amd的x86有毒龙，速龙，酷龙等。
从8086到386是一次飞跃，实现了保护模式和虚86模式，以此为基础才有后来的Window3.1，386到Pentium是一次飞跃，硬件上从硬连逻辑转换到微指令实现，pentium 到扣肉又是一次较大的飞跃，从一个处理器核到两个，为多任务提供了充分的支持。
RISC处理器种类比较多，指令长度固定，执行周期固定,从微控制器、mips、arm、alpha、powerpc、sun sparc等。
微控制器子类又很多，目前很多较小的嵌入式控制场合都用得是微控制器，比如sim卡，一卡通，电子表等，有单片机、pic、lpc 等。
mips是mips公司研究出的一套体系结构，目前龙芯，聚芯都是基于mips，个人认为10年内会销声匿迹。
alpha不了解，很少用到。
powerpc是ibm，hp等公司合力出的一套，挺复杂，结构严谨，但推广不好，sparc只在sun得到大力支持。
arm是目前应用最广泛的一套指令系统，支持多任务，只要是超出单片机能力、x86又太浪费的场合大部分都用arm。
90%的智能手机都是arm处理器。
ARM体系结构介绍课件
－ 能够提供0.9MIPS/MHz的三级流水线结构。 － 代码密度高并兼容16位的Thumb指令集。 － 主频最高可达130MIPS，高速的运算处理能力能胜任绝大多数
的复杂应用。
ARM7系列微处理器包括如下几种类型的核：ARM7TDMI、 ARM7TDMI-S、ARM720T、ARM7EJ。其中， ARM7TMDI是目前使用最AR广M体泛系结的构介3绍 2位嵌入式RISC处理器，
ARM:32位，执行字对准 的ARM指令
Thumb:16位，执行半字 对准的Thumb指令
两种工作状态可以相互切 换，当处在Thumb状态下 发生外部中断或异常时， 处理完毕后，程序会自动
ARM体系结构介绍 跳回Thumb状态
特殊的寄存器
ARM体系结构
R13，堆栈指针寄存器，处理器的每种运行模式均有自己独立的物 理寄存器R13，在程序初始化时，一般都要初始化每种模式下的 R13，使其指向该运行模式的栈空间，这样，当程序进入异常模式 时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从 异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证 异常发生后程序的正常执行。
R15，用作程序计数器（PC）。指示当前程序进行的指令地址。
ARM体系结构介绍
模式切换的寄存器保护
ARM体系结构
先是初始化各种处理器模式下 的堆空间地址。
当进入相应的模式时，将需要 保存的寄存器保存到R13所指 定的该模式的堆栈空间，如左 图，SVC定义的为Task Stack 空间，IRQ定主的IRQ Stack 空间。
R14，也称作子程序连接寄存器（Subroutine Link Register） 或连接寄存器LR。当执行BL子程序调用指令时，R14中得到R15 （程序计数器PC）的备份。
arm的cpu工作原理
arm的cpu工作原理ARM架构是一种基于RISC（精简指令集计算机）指令集的CPU架构，ARM指令集以其优秀的性能和节能性而备受赞誉。
ARM CPU工作原理简单来说就是对指令进行解码和执行，下面将逐一介绍。
1. 指令请求阶段：ARM的CPU需要从内存中读取指令进行处理，为了读取指令，CPU将会发起指令请求，请求从内存中读取指定地址的指令。
这是整个执行流程中的第一步。
2. 指令解码阶段：一旦获取指令，CPU需要对指令进行解码，这称为指令解码阶段。
在此阶段，CPU将检查指令，以确定何时需要执行它，执行它的方式以及还需要执行其他操作的指令。
3. 操作数加载阶段：在指令解码之后，CPU将执行一个预处理步骤，即从内存中获取操作数。
该执行步骤称为操作数加载阶段。
在这个阶段，CPU将获取指令使用的操作数，并将其移动到CPU注册表中。
在不同的指令中，操作数的数量和类型可能会有所不同。
4. 指令执行阶段：一旦指令的操作数加载到CPU的寄存器中，CPU将执行指令。
执行阶段将使用CPU硬件实现，其中包括单元和电路。
该阶段将生成一个结果，该结果将被移动到内存中（如果需要）。
5. 结果存储阶段：最后，CPU将结果存储在内存中，以便其他指令可以使用。
结果存储阶段完成后，CPU将等待下一个指令请求。
总体来说，ARM的CPU工作原理与其他类型的CPU相似，从内存中读取指令，解码指令，加载操作数，执行指令，将结果存储在内存中。
但是，由于ARM采用了精简指令集，所以其工作效率更高，而且能耗更低。
因此，ARM架构被广泛用于移动设备和嵌入式系统中。
在这些环境中，CPU必须快速运行，同时要求高效节能。
ARM CPU的工作原理可实现这一目标，并且在当今技术发展中具有广泛的应用。
arm的组成
arm的组成ARM（AdvancedRISCMachines）是一种精简指令集（RISC）处理器架构，广泛应用于嵌入式系统和移动设备等领域。
以下是ARM处理器的组成和工作原理的详细解释：1、指令集架构（ISA）：ARM提供了一种标准的指令集架构，使得软件可以在不同厂商生产的ARM处理器上运行。
这种架构定义了处理器可以执行的各种操作，如算术、逻辑、分支和内存访问等。
2、微架构：这是一种更低级的级别，它决定了处理器如何实际执行指令。
微架构包括了寄存器、算术逻辑单元（ALU）、控制逻辑、内存接口等组件。
不同的ARM处理器可能有不同的微架构，但它们都遵循相同的ISA。
3、寄存器：ARM处理器包含多个32位寄存器，用于存储操作数和中间结果。
这些寄存器是处理器的核心组成部分，因为它们允许处理器在执行指令时保持高速的数据交换。
4、算术逻辑单元（ALU）：ALU是处理器的核心计算组件，负责执行算术和逻辑操作。
它能够执行加、减、乘、除以及与、或、非等逻辑操作。
5、控制单元：控制单元负责协调处理器的各个部分，根据指令的要求，控制单元负责产生必要的控制信号，以使处理器正确地执行指令。
6、内存接口：处理器通过内存接口与主存进行交互，读取或写入数据。
这个接口优化了数据传输，以提高处理器的性能。
7、总线接口：总线接口是处理器与其它芯片或系统互连的桥梁。
它管理着数据传输，使得处理器可以与其他组件进行通信。
8、电源管理单元：为了延长电池寿命和降低功耗，ARM处理器通常包含一个电源管理单元，它可以在需要时降低处理器的功耗。
总的来说，ARM处理器通过其精简的指令集和高效的架构，实现了高性能和低功耗的平衡，使其成为移动设备和嵌入式系统的理想选择。
ARM体系结构
中止模式(abt)
- 支持虚拟内存和/或内存保护 中止进入
预取指令中止/数据
未定义模式(und)
- 支持硬件协处理器的软件仿真（浮点、向量运算） 未定义指令进入 上述为异常模式！共计5种
- 支持操作系统的特殊用户模式(运行操作系统任务） 上述为特权模式（Privileged Modes）共计6种
18
内核扩展--带紧耦合存储器和cache的哈佛结构ARM核
结构特点： 数据、指令放在不同 cache，有两套地址、数 据总线。 带TCM，取指、数据操作 稳定性高。
19
带cache的哈佛结 构ARM核
数据和指令分离 cache，如 ARM920T。
20
内核扩展—存储管理
ARM内核的存储管理3种不同的类型： 1、无存储管理、无存储保护(ucLinux操作系统) 2、提供有限的存储保护MPU，对每个存储区域提 供专门的访问权限，但没有复杂的存储映射。 3、提供全面保护的存储管理单元MMU， MMU使用 一组表提供精细的存储控制，包括：虚拟地址与 物理地址的转换及访问权限控制。
34
ARM与Thumb状态转换
ARM状态 当ARM微处理器执行32位的ARM指令集时，工作在 ARM状态； Thumb状态 当ARM微处理器执行16位的Thumb指令集时，工作在 Thumb状态。
在程序的执行过程中，微处理器可以随时在两种工作状态之间切换， 并且该转变不影响处理器的工作模式和相应寄存器中的内容。
16
数据和指令共用一个cache， 如ARM710T。
17
内核扩展--带紧耦合存储器的哈佛结构ARM核
紧耦合存储器位于存储器物理 地址的映射中，是一种快速 SRAM，其取指、数据操作比 cache有较高的的稳定性。
ARM处理器结构
ARM处理器结构体系结构1 CISC(Complex Instruction Set Computer，复杂指令集计算机)在CISC指令集的各种指令中，大约有20%的指令会被反复使用，占整个程序代码的80%。
而余下的80%的指令却不经常使用，在程序设计中只占20%。
2 RISC(Reduced Instruction Set Computer，精简指令集计算机)RISC结构优先选取使用频最高的简单指令，避免复杂指令;将指令长度固定，指令格式和寻地方式种类减少;以控制逻辑为主，不用或少用微码控制等RISC体系结构应具有如下特点:1 采用固定长度的指令格式，指令归整、简单、基本寻址方式有2,3种。
2 使用单周期指令，便于流水线操作执行。
3 大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/ 存储指令可以访问存储器，以提高指令的执行效率。
除此以外，ARM体系结构还采用了一些特别的技术，在保证高性能的前提下尽量缩小芯片的面积，并降低功耗:4 所有的指令都可根据前面的执行结果决定是否被执行，从而提高指令的执行效率。
5 可用加载/存储指令批量传输数据，以提高数据的传输效率。
6 可在一条数据处理指令中同时完成逻辑处理和移位处理。
7 在循环处理中使用地址的自动增减来提高运行效率。
寄存器结构ARM处理器共有37个寄存器，被分为若干个组(BANK)，这些寄存器包括:1 31个通用寄存器，包括程序计数器(PC指针)，均为32位的寄存器。
2 6个状态寄存器，用以标识CPU的工作状态及程序的运行状态，均为32位，目前只使用了其中的一部分。
指令结构ARM微处理器的在较新的体系结构中支持两种指令集:ARM指令集和Thumb指令集。
其中，ARM指令为32位的长度，Thumb指令为16位长度。
Thumb指令集为ARM 指令集的功能子集，但与等价的ARM代码相比较，可节省30%,40%以上的存储空间，同时具备32位代码的所有优点。
arm处理器的运行原理
arm处理器的运行原理ARM处理器是一种常见的处理器架构，广泛应用于移动设备、嵌入式系统和智能家居等领域。
它具有高性能、低功耗和较小的体积等优点，成为了当前计算机领域的重要组成部分。
本文将从ARM处理器的运行原理角度出发，介绍ARM处理器的工作原理和架构特点。
ARM处理器采用的是精简指令集（Reduced Instruction Set Computing，RISC）架构。
与复杂指令集（Complex Instruction Set Computing，CISC）架构相比，RISC架构在指令集和硬件设计上更加简单明了，能够提高指令执行的效率和速度。
ARM处理器的指令长度固定为32位，这使得指令的解码和执行更加高效。
ARM处理器的核心是一组寄存器和指令执行单元。
寄存器是一种高速存储器，用于存储指令和数据。
ARM处理器的寄存器分为通用寄存器和特殊寄存器两类。
通用寄存器用于存储临时数据和计算结果，特殊寄存器用于存储处理器的状态信息和控制信号。
ARM处理器的指令执行单元包括指令解码器、算术逻辑单元（ALU）和数据缓存等部件。
指令解码器负责将指令从寄存器中取出并解析为对应的操作，然后将操作结果存储到寄存器中。
ALU负责执行算术和逻辑运算，包括加法、减法、与、或等操作。
数据缓存用于存储指令和数据，提高数据读取和写入的效率。
ARM处理器采用流水线执行指令的方式，即指令的执行过程分为多个阶段，每个阶段由一个专门的部件完成。
流水线技术可以提高指令的并行执行能力，提高处理器的运行速度。
ARM处理器的流水线主要包括取指、译码、执行、访存和写回等阶段。
在每个时钟周期内，处理器会同时执行多条指令，大大提高了处理器的吞吐量。
ARM处理器还具有分支预测和指令重排序等技术。
分支预测技术可以根据程序的分支情况提前预测下一条指令的执行路径，从而减少指令流水线的中断和刷新，提高处理器的执行效率。
指令重排序技术可以根据指令之间的依赖关系，调整指令的执行顺序，从而提高指令的并行度和执行效率。
ARM系列处理器的体系结构、指令集、处理器IP核和处理器
ARM系列处理器的体系结构、指令集、处理器IP核和处理器0. 处理器简单分类：cpu也叫mpu - 微处理器或者中央处理单元，是计算机控制的核心，是控制的核心，同时可作为运算的核心，当然也可有其他的运算核心帮忙.mcu也叫soc - 微控制器也叫片上系统，功能涵盖了cpu等功能，同时芯片上集成了总线、外设、DMA等控制核心，也有rom和ram等运行必须的部件，不像cpu，需要连接好外围的核心才能工作，mcu需要很少的无源元器件即可工作.cpu或者soc的开发方法，目前为止趋向于IP核的集成，比如CPU核+GPU 核+DMA核等等在一起互联，设计成处理器.处理器太多了，同时大家基本上叫上名字的都是处理器的名字:s3c2440,s3c2410,s3c6410,at91sam9261,at91sam9263....厂家包括：三星，ATMEL，高通......1. 处理器IP核通常说的ARM7，ARM9，ARM11等，都是处理器的IP名字，每种市面上的CPU，比如S3C2440之类的，都会对应一个处理器的IP核，这些核都是ARM 授权的。
当然，ARM9之类的名字可能包括多种处理器内核，比如ARM920T,ARM926ejs等。
具体的ARM处理器IP核包括:arm2', `arm250', `arm3', `arm6', `arm60', `arm600', `arm610',`arm620', `arm7', `arm7m', `arm7d', `arm7dm', `arm7di', `arm7dmi', `arm70', `arm700', `arm700i', `arm710', `arm710c', `arm7100',`arm7500', `arm7500fe', `arm7tdmi', `arm7tdmi-s', `arm8',`strongarm', `strongarm110', `strongarm1100', `arm8', `arm810', `arm9', `arm9e', `arm920', `arm920t', `arm922t', `arm946e-s',`arm966e-s', `arm968e-s', `arm926ej-s', `arm940t', `arm9tdmi', `arm10tdmi', `arm1020t', `arm1026ej-s', `arm10e', `arm1020e',`arm1022e', `arm1136j-s', `arm1136jf-s', `mpcore',`mpcorenovfp', `arm1176jz-s', `arm1176jzf-s', `xscale',`iwmmxt', `ep9312'，'cortex-A5', 'cortex-A8', 'cortex-A15'等等，这些都是IP核的名字.有的厂家，会拿去ARM的IP核，自己修改和加强出新的IP核.2. 体系架构ARM 体系结构是构建每个 ARM 处理器的基础。
ARM体系结构综述
ARM处理器结构综述ARM系列 微处理器核 ARM7 ARM7TDMI：整数处理核 ARM7TDMI 处理器的可 综合版本； ARM720T：带 带MMU的处 的处理 器核心，支持操作系统； ARM7EJ-S：带有DSP和 Jazelle TM 技术，能够实 现Java加速功能 特点 冯诺伊曼体系结构； ARMTDMI是目前应用最广的微处理 器核 ARM720T带有MMU和8KB的指令数 据混合cache； ARM7EJ-执行ARMv5TEJ指令，5级 流水线，提供Java加速指令，没有存 储器保护。
基于ARM9TDMI ，带 带16位的Thumb 指令集，增强代码密度最多到35%； 在0.13µm工艺下最高性能可达到 300MIPS（Dhrystone y 2.1测试标准）； 集成了数据和指令Chche； 32位AMBA总线接口的MMU支持； 可在0.18µm、 0.15µm和0.13µm工艺 的硅芯片上实现。
ARM9ARM920T：带有独立的 带有独 的 16KB 数据和指令Cache； ARM22T：带有独立的8位 KB 数据和指令Cache； ARM940T–包括更小数据和 指令Cache和一个MPU ARM9EARM926EJ-S：Jazelle 技术， 有MMU，可配置的数据和指令 Cache,TCM接口； ARM946E-S：可配置的数据和 指令Cache及TCM; ARM966E S：针对要求高性能 ARM966E-S 针对要求高性能 和低功耗的可预测的指令执行时 间的硬实时应用设计 ARM968E-S ARM968E S：最小、功耗最小 的 ARM9E系列处理器，针对嵌 入式实时应用设计；ARM9E是针对微控制器、DSP和Java的单处 理器解决方案； ARM Jazelle 技术提供 8倍的 Java 加速性能 (ARM926EJ-S) ； 5-级整数流水线； 在0.13µm 0 13 工艺下最高性能可达到300MIPS （Dhrystone 2.1测试标准）； 可选择的 向量浮点单元VFP9 协处理器指令 优秀浮点性能，对于3D图形加速和实时控制 可达到 215MFLOPS。
ARM体系架构解析
ARM体系架构解析
ARM体系架构是由英国ARM公司推出的常见的32位RISC处理器架构，其在移动设备、嵌入式系统和服务器市场上有广泛应用。
其发展历史源远
流长，经过数十年的发展，其功能也在不断扩展，ARM体系架构已经成为
一种标准处理器架构。
ARM体系架构主要由四大部分组成，分别是内核、外设、中断和指令集。
其中，内核是ARM体系架构的核心，负责处理计算机的所有功能，包
括控制、数据存储和算法处理等。
外设又称外围设备，是处理器与外部世
界的桥梁，可以操控外部设备，比如键盘、显示器、磁盘和网络等。
中断
则是处理器如何处理外部设备发出的信号，其中有多重中断，监听外部设
备的信号，基于不同的中断模式，让处理器运行起来。
指令集是ARM体系
架构的核心，指令集是一组程序指令，它们描述了处理器如何处理和操作
数据，ARM有自己的专有指令集，被广泛应用到移动设备和嵌入式系统中。
ARM体系架构的另一个重要组成部分就是嵌入式软件，由于ARM的低
功耗、低成本和安全性，使得ARM广泛应用于很多嵌入式系统，而这些嵌
入式系统也需要嵌入式软件的支持，嵌入式软件具有低功耗、低功耗和嵌
入式系统的高稳定性等优点，此外。
arm内核全解析_arm内核体系结构分类介绍
arm内核全解析_arm内核体系结构分类介绍ARM处理器是英国Acor n有限公司设计的低功耗成本的第一款RISC微处理器。
全称为Ad vanced RISC Machine。
ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。
ARM内核特点ARM处理器为RISC芯片，其简单的结构使ARM内核非常小，这使得器件的功耗也非常低。
它具有经典RISC的特点：* 大的、统一的寄存器文件；* 简单的寻址模式；* 统一和固定长度的指令域，3地址指令格式，简化了指令的译码。
编译开销大，尽可能优化，采用三地址指令格式、较多寄存器和对称的指令格式便于生成优化代码；* 单周期操作，ARM指令系统中的指令只需要执行简单的和基本的操作，因此其执行过程在一个机器周期内完成；* 固定的32位长度指令，指令格式固定为32位长度，这样使指令译码结构简单，效率提高；* 采用指令流水线技术。
ARM内核体系结构ARM架构自诞生至今，已经发生了很大的演变，至今已定义了7种不同的版本：V1版架构：该架构只在原型机ARM1出现过，其基本性能包括基本的数据处理指令（无乘法）、字节、半字和字的Load/Store指令、转移指令，包括子程序调用及链接指令、软件中断指令、寻址空间64MB。
V2版架构：该版架构对V1版进行了扩展，如ARM2与ARM3（V2a版）架构，增加的功能包括乘法和乘加指令、支持协处理器操作指令、快速中断模式、SWP/SWPB的最基本存储器与寄存器交换指令、寻址空间64MB。
V3版架构：该版对ARM体系结构作了较大的改动，把寻址空间增至32位（4G B），增加了当前程序状态寄存器CPSR和程序状态保存寄存器 SPSR以便于异常处理。
增加了中止和未定义2种处理器模式。
ARM6就采用该版结构。
指令集变化包括增加了M RS/MSR指令，以访问新增的CPSR /SPSR寄存器、增加了从异常处理返回的指令功能。
ARM处理器结构
ARM公司虽然只成立10多年，但在1999年因移动电话火爆市场， 其32位RISC处理器占市场份额超过了50%，2001年初，ARM公司 的32位RISC处理器市场占有率超过了75%。ARM公司是知识产权 供应商，是设计公司。由合作伙伴公司来生产各具特色的芯片。
I and F 位是中断禁止位 M0, M1, M2, M3 and M4 位是模式位
22
程序状态寄存器PSR的模式位
23
异常 - 1
异常——内部或外部中断源产生并引起处理器处理一个事件，如外部 中断或试图执行未定义指令都会引起异常。
处理异常之前必须保留处理器的状态
异常类型
FIQ IRQ(Interrupt ReQuest) 未定义指令 预取中止 数据中止 复位 软件中断Software interrupt
CPSR SPSR_und
18
寄存器 - 2
37 寄存器
31 个通用32位寄存器，包括程序计数器PC ➢ 未分组寄器R0-R7 ➢ 分组寄存器R8-R14 ➢ 程序计数器PC（R15）
6 个状态寄存器 15 通用寄存器 (R0 to R14), 以及1或者2个状态寄存器和程序计数
器在任何时候都是可以访问的
20世纪80年代后期，ARM很快开发成Acorn的台式机产品，形成 英国的计算机教育基础。
1990年成立了Advanced RISC Machines Limited。
20世纪90年代，ARM32位嵌人式RISC（Reduced Instruction Set Computer）处理器扩展到世界范围，占据了低功耗、低成本 和高性能的嵌入式系统应用领域的领先地位。
第17讲 ARM处理器结构
16
操作模式
处理器有7种工作模式: ARM 处理器有7种工作模式: 用户模式(usr) 用户模式(usr) - 正常的程序执行模式 快速中断模式(fiq) 快速中断模式(fiq) - 支持高速数据传输或通道处理 中断模式( 中断模式(irq) - 用于通用中断处理 管理员模式(svc) 管理员模式(svc) 操作系统的保护模式. - 操作系统的保护模式. 中止模式(abt) 中止模式(abt) 支持虚拟内存和/ - 支持虚拟内存和/或内存保护 系统模式(sys) 系统模式(sys) 支持操作系统的特殊用户模式(运行操作系统任务） - 支持操作系统的特殊用户模式(运行操作系统任务） 未定义模式(und) 未定义模式(und) - 支持硬件协处理器的软件仿真 除了用户模式外， 除了用户模式外，其他模式均可视为特权模式
例： 状态切换到Thumb状态： 状态： 从ARM状态切换到 状态切换到 状态 LDR R0,=Label+1 BX R0 状态切换到ARM状态： 状态： 从Thumb状态切换到 状态切换到 状态 LDR R0,=Label BX R0
14
存储器模式*
大端模式 字数据的高位字节存储在低地址中 字数据的低字节则存放在高地址中
10
本节提要
1 嵌入式微处理器及其应用 2 ARM体系结构概览 体系结构概览 3 4 ARM编程模型 编程模型 S3C44B0开发平台简介 开发平台简介
11
ARM7 TDMI的指令流水线
每条指令可以分3 每条指令可以分3个阶段执行
取指 从存储器取指
译码
指令所用的寄存器译码
执行
从寄存器组中读寄存器 移位和ALU操作 移位和ALU操作 ALU 把寄存器写回到存储器组
简述ARM处理器的结构和特点
ARM处理器的结构和特点一、RISC型处理器结构ARM采用RISC结构，在简化处理器结构，减少复杂功能指令的同时，提高了处理器的速度。
考虑到处理器与存储器打交道的指令执行时间远远大于在寄存器内操作的指令执行时间，RISC型处理器采用了Load/Store（加载/存储）结构，即只有Load/Store指令可与存储器打交道，其余指令都不允许进行存储器操作。
同时，为了进一步提高指令和数据的存取速度，RISC型处理器增加了指令高速缓冲I-Cache和数据高速缓冲D-Cache及多处理器结构，使指令的操作尽可能在寄存器之间进行。
二、Thumb指令集虽然ARM处理器本身是32位设计，但考虑到RISC型处理器的指令功能相对较弱，新型的ARM体系结构中定义了16位的Thumb指令集。
Thumb指令集比通常的8/16位CISC/RISC处理器有更好的代码密度，而芯片面积只增加6%，却可以使程序存储器更小。
三、多处理器状态模式ARM体系结构定义了7种处理器模式：用户、快中断、中断、管理、终止、未定义和系统模式，大大提高了ARM处理器的效率。
四、两种处理器工作状态ARM状态和Thumb状态。
五、嵌入式在线仿真调试ARM体系结构的处理器芯片都嵌入了在线仿真ICE-RT逻辑，便于通过JTAG来仿真调试芯片，省去了价格昂贵的在线仿真器。
六、灵活方便的接口ARM体系结构具有协处理器接口，允许接16个协处理器。
既可以使基本的ARM处理器内核尽可能小，方便地扩充ARM指令集，也可以通过未定义指令来支持协处理器的软件仿真。
七、低电压功耗的设计考虑到ARM处理器主要用于手持式嵌入式系统中，在设计中就十分注意功耗的设计。
举例：ARM公司从最初的开发到现在，ARM指令集结构有了巨大的改进，并在不断完善和发展。
为了清楚地表达每个ARM内核所使用的指令集，ARM公司定义了一系列的指令集体系结构版本，以vx表示某种版本。
下面对版本v1~v5做一介绍。
arm处理器的运行原理
arm处理器的运行原理ARM处理器是一种广泛应用于移动设备、嵌入式系统和低功耗设备的处理器架构。
它的运行原理基于精简指令集计算机（RISC）的设计理念，以提供高效的性能和低功耗消耗。
ARM处理器的运行原理可以分为五个主要方面：指令集、寄存器、流水线、缓存和中断。
ARM处理器采用的是一种精简指令集，即指令的种类相对较少，每条指令的执行时间相对较短。
这使得ARM处理器能够在相同的时钟周期内执行更多的指令，从而提高了处理器的性能。
ARM处理器具有多个寄存器，用于存储和处理数据。
这些寄存器包括通用寄存器、状态寄存器和程序计数器等。
通用寄存器用于存储临时数据和计算结果，状态寄存器用于保存处理器的状态信息，程序计数器用于保存下一条指令的地址。
第三，ARM处理器采用了流水线的执行方式，即将指令的执行过程划分为多个阶段，并同时执行不同指令的不同阶段。
这样可以提高处理器的吞吐量，加快指令的执行速度。
同时，ARM处理器还采用了分支预测和乱序执行等技术，进一步提高了指令的执行效率。
第四，ARM处理器还具有多级缓存结构，用于提高数据的访问速度。
它包括指令缓存和数据缓存，分别用于存储指令和数据。
由于缓存位于处理器内部，访问速度比主存储器快得多。
通过使用缓存，ARM处理器能够减少对主存储器的访问次数，提高数据的读写效率。
ARM处理器还支持中断机制，用于处理外部事件的发生。
当外部事件发生时，处理器会暂停当前的任务，转而处理中断事件。
处理完中断事件后，处理器会返回到之前的任务继续执行。
通过中断机制，ARM处理器能够及时响应和处理外部事件，提高系统的可靠性和稳定性。
ARM处理器的运行原理基于精简指令集计算机的设计理念，通过指令集、寄存器、流水线、缓存和中断等技术，提供高效的性能和低功耗消耗。
这使得ARM处理器成为移动设备、嵌入式系统和低功耗设备的首选处理器架构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高地址
低地址
11 7 3
10 6 2
9 5 1
8 4 0
8 4 0
14
指令长度及数据类型
ARM微处理器的指令长度可以是32位（ARM状态），也可 以为16位（Thumb）状态 ARM微处理器支持字节（8位）、半字（16位）、字（32 位）3种数据类型 字需要4字节对齐（地址的低两位为0）、半字需要2字节 对齐（地址的最低位为0）
ARM7系列
ARM9系列 ARM9E系列
ARM10E系列
ARM11 SecurCore系列
Inter的Xscale
Inter的StrongARM ARM公司在经典处理器ARM11以后的产品改用Cortex命名，并 分成A、R和M三类，旨在为各种不同的市场提供服务。
4
ARM微处理器的选型
CPSR
CPSR SPSR_fiq
CPSR SPSR_svc
CPSR SPSR_abt
CPSR SPSR_irq
CPSR SPSR_und
17
寄存器 - 2
37 寄存器
31 个通用32位寄存器，包括程序计数器PC
未分组寄器R0-R7
分组寄存器R8-R14
程序计数器PC（R15）
6 个状态寄存器 15 通用寄存器 (R0 to R14), 以及1或者2个状态寄存器和程序计数 器在任何时候都是可以访问的
I and F 位是中断禁止位
M0, M1, M2, M3 and M4 位是模式位
21
程序状态寄存器PSR的模式位
22
异常 - 1
异常——内部或外部中断源产生并引起处理器处理一个事件，如外部 中断或试图执行未定义指令都会引起异常。
处理异常之前必须保留处理器的状态 FIQ IRQ(Interrupt ReQuest) 未定义指令
S3C44B0开发平台简介
10
ARM7 TDMI的指令流水线
每条指令可以分3个阶段执行
取指 从存储器取指
译码
指令所用的寄存器译码
执行
从寄存器组中读寄存器
移位和ALU操作 把寄存器写回到存储器组
11
ARM单周期指令3段流水线操作*
1
取指 2
译码 取指
3
执行
译码 取指 执行 译码 执行
指令 t 注:程序计数器PC指向正在取指的指令而不是正在执行的指令
12
处理器的工作状态
ARM7TDMI 处理器有两种工作状态:
ARM - 32-bit, 按字排列的ARM指令集
Thumb -16-bit, 按半字排列的Thumb指令集
ARM7TDMI 核的操作状态可能通过BX指令(分支和交换指令）在 ARM状态和Thumb状态之间切换
例： 从ARM状态切换到Thumb状态： LDR R0,=Label+1 BX R0 从Thumb状态切换到ARM状态： LDR R0,=Label BX R0
13
存储器模式*
大端模式
字数据的高位字节存储在低地址中 字数据的低字节则存放在高地址中
31 24 23 16 15 87 0 字地址
高地址
低地址
8 4 0
9 5 1
10 6 2
11 7 3
8 4 0
小端模式
低地址中存放字数据的低字节 高地址中存放字数据的高字节
31 24 23 16 15 87 0 字地址
除了用户模式外，其他模式均可视为特权模式
16
寄存器组织 – 1*
User32 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(SP) R14(LR) R15(PC) Fiq32 R0 R1 R2 R3 R4 R5 R6 R7 R8_fiq R9_fiq R10_fiq R11_fiq R12_fiq R13_fiq R14_fiq R15(PC) Supervisor32 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13_svc R14_svc R15(PC) Abort32 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13_abt R14_abt R15(PC) IRQ32 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13_irq R14_irq R15(PC) Undefined32 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13_und R14_und R15(PC)
FIQ 模式
r0 r1 r2 r3 r4 r5 r6
异常
r8 r9 r10 r11 r12 r13 (sp) r14 (lr)
r7 r8_fiq r9_fiq r10_fiq r11_fiq r12_fiq r13_fiq r14_fiq
r15 (pc)
cpsr
r15 (pc)
返回一个从用户模式计算的地址,PC值存储 在FIQ模式
异常类型
中止(预取指中止、数据中止)
复位 软件中断Software interrupt
23
异常 - 2
异常优先级 (1) Reset (highest priority) (2) Data abort (3) FIQ (4) IRQ (5) Prefetch abort (6) 未定义指令, Software interrupt (最低优先级)
可访问的寄存器取决于处理器的模式 其它寄存器 (the banked registers) 的状态在支持IRQ, FIQ, 管理员, 中止和未定义模式处理时被切换
18
寄存器 - 3
R0 到 R15 可以直接访问 R0 到 R14 是通用寄存器 R13: 堆栈指针 (sp) (通常)
每种处理器模式都有单独的堆栈
R14: 链接寄存器 (lr)
R15 包含程序计数器 (PC)
CPSR – 当前程序状态寄存器，包括代码标志状态和当前模式位
5个SPSRs--(程序状态保存寄存器) 当异常发生时保存CPSR状态
19
程序状态寄存器 - 1
ARM7TDMI 包含当前程序状态寄存器 (CPSR), 加上5个程序状态 保存寄存器SPSR，当异常发生时，用于保存CPSR的状态
8KB Cache、外部存储器控制器、LCD控制器、4个DMA通道 、2通道UART、1个多主I2C总线控制器，5通道PWM定时器及 一个内部定时器、71个通用I/O口、8个外部中断源、实时 时钟、8通道10位ADC等。
31
S3C44B0X 体系结构
用于手持设备和通用嵌入式应用的完整系统； 16/32位RISC结构和带ARM7DMI CPU核的功能强大的指令 集； Thumb协处理器在保证性能的前提下使代码密度最大； 片上ICE中断调试JTAG调试方式
20世纪80年代后期，ARM很快开发成Acorn的台式机产品，形成英国 的计算机教育基础。 1990年成立了Advanced RISC Machines Limited 。 20世纪90年代，ARM32位嵌人式RISC（Reduced Instruction Set Computer）处理器扩展到世界范围，占据了低功耗、低成本和高性 能的嵌入式系统应用领域的领先地位。 32位RISC处理器受到青睐，领先的是ARM嵌入式微处理器系列。 ARM公司虽然只成立10多年，但在1999年因移动电话火爆市场，其 32位RISC处理器占市场份额超过了50%，2001年初，ARM公司的32位 RISC处理器市场占有率超过了75%。ARM公司是知识产权供应商，是 设计公司。由合作伙伴公司来生产各具特色的芯片。
spsr_fiq
cpsr spsr_fiq
用户模式 CPSR 复制到 FIQ 模式 SPSR
28
退出异常的操作
将LR寄存器中的值减去相应的偏移量送到PC中 将 SPSR 复制回 CPSR 清除禁止中断标志,如果它被设置成使能 可以认为程序总是从复位异常处理程序开始执行的，因此复位异 常处理程序不需要返回。
这些寄存器的功能是:
保存ALU当前操作信息
控制允许和禁止中断
设置处理器操作模式
20
程序状态寄存器 - 2
N, Z, C and V 条件码标志
可以在处理器中作为数学和逻辑操作改变 可以被所有的指令测试，以决定指令是否被执行 N : Negative. Z : Zero. C : Carry. V : oVerflow
15
操作模式
ARM 处理器有7种工作模式:
用户模式(usr)
- 正常的程序执行模式
快速中断模式(fiq) - 支持高速数据传输或通道处理 中断模式(irq) - 用于通用中断处理 管理员模式(svc) - 操作系统的保护模式. 中止模式(abt) - 支持虚拟内存和/或内存保护 系统模式(sys) - 支持操作系统的特殊用户模式(运行操作系统任务） 未定义模式(und) - 支持硬件协处理器的软件仿真
提高阶段：
第17讲 ARM处理器结构简述
电气工程系 赵志衡
1
本节提要
1 ARM简介 2 ARM体系结构概览 3 4 ARM编程模型 S3C44B0开发平台简介
2
ARM简介