基于Verjlog的顺序状态逻辑FSM的设计与仿真
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于Verjlog的顺序状态逻辑FSM的设计与仿真
成运
【期刊名称】《微计算机应用》
【年(卷),期】2004(25)3
【总页数】1页(P273-273)
【关键词】Verjlog;顺序状态逻辑FSM;有限状态机;集成电路设计;仿真
【作者】成运
【作者单位】娄底学院计算机系湖南417000
【正文语种】中文
【中图分类】TP368.1;TP391.9
【相关文献】
1.基于VHDL设计有限状态机FSM的方法 [J], 井新宇
2.基于FSM的RPG式高职会计岗位仿真实训设计 [J], 张翔;汪卫平
3.基于Verilog的顺序状态逻辑FSM的设计与仿真 [J], 成运;张波云
4.基于有限状态机FSM的智能锅炉控制器的设计 [J], 陈改霞;杨亚洲;吴保宁;李国鹏
5.基于FSM的电梯控制算法设计与仿真 [J], 范有机
因版权原因，仅展示原文概要，查看原文内容请购买。